통합검색

안녕하세요 현대준교수님 연구생 안진일입니다. 저희 서버가 교내 서버실로 이동 이후 i..

안녕하세요. IDEC 조인신입니다.     다른 교수님 서버에서 방화벽으로 막..

   다른 교수님 서버에서 방화벽은 모두 해제되어있습니다. ping도 다음과 같..

  IDEC 선혜승입니다     LOG를 보실때는 상단도 중요하지만 최..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Synopsys setaurus EDA Tool..

안녕하세요. IDEC 조인신입니다.     학부 수업용 라이선스는 사용 가능 ..

 안녕하세요 선생님. 답변 감사드립니다.   사용 가능한 요일에 실행해도 ..

 안녕하세요  전화연결이 안되서 여기에 남깁니다.  제게 연락 주시겠..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Cadence Virtuoso EDA Tool 버전(..

안녕하세요. IDEC 조인신입니다.     OS 에 RPM 이 없거나 버전이 낮아서 ..

 답변 감사드립니다.   우선 답변해주신대로 dnf install libstdc..

/IDEC_library/qna/view/?page=3&no=44912 위 글의 내용을 참고하여 RPM 들을 설치..

  IDEC 선혜승입니다    결론 부터 말씀을 드리면  Power Gatin..

 답변 감사드립니다! 말씀해주신 것을 토대로 다시 진행해보도록 하겠습니다. &nb..

Dear Joinshin, I kindly appreciate your guidance.  As you mentioned in the p..

1. 2012 calibre 버전도 문제는 없으나, 2014.3_16.15 버전을 권장합니다. 2. 별도의 가..

안녕하세요 서강대학교 전자공학과 류성주 교수님 연구실 기성민 학생입니다.   T..

안녕하세요. IDEC 조인신입니다.     glibc* , glibc*.i686 , gcc* RPM 을..

안녕하세요, 서울과학기술대학교 이상호 연구원입니다.   Calibre DRC Check 중 ..

   virtuoso 에서 수정을 하는 것은 그다지 권장하지 않습니다.  만약 ..

영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..

As “Internet of Things (IoT) or “Smart Object” networks are becom..

IP Name Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop IP..

An all-digital frequency multiplying delay-locked loop (FMDLL) that provides both p..

The LPDDR SDRAM memory controller with the AHB interface is used to control LPDDR S..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

IC Design Education Center(IDEC)   ..

Digital Background Calibration By dividing & swapping capacitor to reduce the effec..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > (Ty..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

Category Analog & Mixed Signal > Data Converter > A/D Converter > (Resolution) Un..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

IC Design Education Center(IDEC) 제22회 한국반도체학술대회 Chip Design Contest..

Byte Data Read - Write: Erase/Program Reference Voltage - VREF_CP: 1.042V~1.125V..

AXI4 protocol converter converts the protocols for communication between t he AXI4..

8x8 AXI3 Interconnect matrix has five independent channels of communicati on using..