통합검색

 예 답변 감사합니다.1.의 경우 schematic과 layout이 있는 cell에서 생성을 하긴 ..

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변드립니다. 기존의 caliview..

 네 빠른 답변 감사드립니다.혹시 model library 설정에 관해서 조금 자세히 답변 ..

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변드립니다. 사용하고 있는 t..

빠른  답변 감사 드립니다.사용하고 있는 tool 버전은 icfb -Wsub-version 5.1..

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변드립니다. 유선상으로 말씀..

예 spectre가 잘못 물려있었습니다. 말씀해주신대로 순서 바꾸고 돌려보니 되더군요. 정..

 안녕하세요 답변 주신 내용을 바탕으로 virtuoso의 경우 IC5141_Hotfix에 있는&nbs..

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변드립니다. 1. spectre 버전..

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변드립니다. 사용하는 tool ..

조인신 연구원님 답변 감사드립니다.연구원님 말씀대로 확인해본 결과 본 PDK에는 5.10.4..

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변드립니다. tool 은 모두&nb..

안녕하세요 한국항공대학교 조춘식 교수님 연구실의 하병완입니다.서버를 새로 설치하고 ..

virtuoso를 실행하면 다음과 같은 화면이 나옵니다.IC615 hotfix까지 설치했고요 hotfix..

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변드립니다. cshrc 파일에 OA..

cshrc 파일을 수정하였지만 같은 문구가 나옵니다. OA path문제는 아닌 것 같은데요.다른..

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변드립니다. OA 문제가 ..

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변드립니다. IC5141 Hot..

안녕하세요. 포항공대 김재준 교수님 연구실 소속 연구원 김은환입니다.아래내용에 관..

 안녕하세요 문의 하신 내용에 회신 드립니다. 질문 & 답글 list중 12번을..

영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..

As “Internet of Things (IoT) or “Smart Object” networks are becom..

IP Name Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop IP..

An all-digital frequency multiplying delay-locked loop (FMDLL) that provides both p..

The LPDDR SDRAM memory controller with the AHB interface is used to control LPDDR S..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

IC Design Education Center(IDEC)   ..

Digital Background Calibration By dividing & swapping capacitor to reduce the effec..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > (Ty..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

Category Analog & Mixed Signal > Data Converter > A/D Converter > (Resolution) Un..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

IC Design Education Center(IDEC) 제22회 한국반도체학술대회 Chip Design Contest..

Byte Data Read - Write: Erase/Program Reference Voltage - VREF_CP: 1.042V~1.125V..

AXI4 protocol converter converts the protocols for communication between t he AXI4..

8x8 AXI3 Interconnect matrix has five independent channels of communicati on using..