통합검색

메일 정보 숨기기 보낸사람 : ---- <313days@daum.net> 14.08.26 15:01 주..

 안녕하세요  삼성 65nm 공정 관련 메일은 홈페이지에 올리지 마시고 담당 연..

   .안녕하세요 연구원님 저도  pdk를 설치하다가 이러한 에러가 나와서..

  친절한 답변 감사드립니다. hostname 명령어로 이름을 확인 후./lmstat..

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변 드립니다. 해당 warning ..

 안녕하세요. 백세진입니다. 말씀하신 대로 저희는  tool 버전을 2..

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변 드립니다. 환경 설정 및 ..

 IDEC 선혜승입니다  SCL 은 Synopsys Common Licensing 의 약자입니다&n..

 답변 감사드립니다. SCL 업데이트 전에 확인해보고 싶은 것이 있습니다.현재 ..

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변 드립니다. 라이센스 서버..

안녕하세요 지난 번 license 문제로 문의 드렸던 부분은 해결 되었습니다.하지만 de..

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변 드립니다. 김창수 연구원..

파일 첨부하였습니다.전에 centos 6.5에 설치했을때는 잘 되었었는데... 제 생각에는 제..

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변 드립니다. 유선상으로 알..

확인 해보니 지금 버전은 CentOS 6.5 x86_64입니다. 말씀해주신대로 Base말고 hotfi..

 안녕하세요  문의 하신 내용에 회신 드리겠습니다. Base 버젼으로만 사..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Assura, EXT EDA Tool ..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Mentor Calibre EDA Tool..

1, 2번 답변을 참고하여 spectre version을 올린 후에 다시 시뮬레이션 시도해 보았는데,..

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변 드립니다. tool 버전에는 ..

영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..

As “Internet of Things (IoT) or “Smart Object” networks are becom..

IP Name Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop IP..

An all-digital frequency multiplying delay-locked loop (FMDLL) that provides both p..

The LPDDR SDRAM memory controller with the AHB interface is used to control LPDDR S..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

IC Design Education Center(IDEC)   ..

Digital Background Calibration By dividing & swapping capacitor to reduce the effec..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > (Ty..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

Category Analog & Mixed Signal > Data Converter > A/D Converter > (Resolution) Un..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

IC Design Education Center(IDEC) 제22회 한국반도체학술대회 Chip Design Contest..

Byte Data Read - Write: Erase/Program Reference Voltage - VREF_CP: 1.042V~1.125V..

AXI4 protocol converter converts the protocols for communication between t he AXI4..

8x8 AXI3 Interconnect matrix has five independent channels of communicati on using..