통합검색

   추가로 궁금한 점이 생겨 질문드립니다.    1. Decap과 Fille..

안녕하십니까? 이번 SF28 MPW에 참여하고있는 울산과학기술원 이규호교수님 연구실의 박..

1. Standard Cell 을 어떤 형태로 구성하려고 하는지는 정확하게 모르겠으나 일반적으..

 안녕하세요, 답변주셔서 정말 감사드립니다.   1. 도메인 분리는 power gat..

   디자인의 내용은 알 수 없어 정확하게 안내 해 드리기 어려우나 도메인을..

Hello,   I'm Adeel, a gradaute student at Yonsei University woking under Pro..

Dear,   mim cap and egncap can be used. mim cap (cmim16acc, cmim16acc_..

안녕하세요 홍익대학교 김영민 교수님 연구실 양승록 입니다.   다름이 아니라, ..

안녕하세요. IDEC 조인신입니다.     connectLib 의 경로를 확인해 보시기..

안녕하세요 답변주셔서 감사드립니다.   우선, cds.lib에 첨부1과 같이 경로를 ..

cds.lib 의 내용에 문제가 있습니다. DEFINE connectLib /XCELIUM_설치폴더/tools/..

  안녕하세요 답변주셔서 정말 감사드립니다.   오타가 있었네요.. 기본적..

첨부한 파일을 보면 connetLib 에 문제가 있는 것으로 판단됩니다.   우선  ..

  안녕하세요 답변주셔서 감사드립니다.   우선, 말씀해주신 대로 configu..

configure 진행 시 에러가 발생하지 않았는지 확인해 보셨나요? configure 시 나타나는 ..

안녕하세요 우선 답변주셔서 감사드립니다.   기타 상황들을 먼저 설명드리겠습..

configure 에서 문제가 발생한다면 이는 tool 이 아닌 OS 와 관련된 것입니다. OS 에 rp..

  안녕하세요 답변주셔서 감사드립니다.   먼저, 첨부해주신 파일을 설치 ..

configure 시 에러가 발생하는 것은 glibc 와 관련된 것으로 판단됩니다. root 계정으로..

  안녕하세요 우선, 답변주셔서 진심으로 감사드립니다.   말씀해주신 내..

영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..

As “Internet of Things (IoT) or “Smart Object” networks are becom..

IP Name Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop IP..

An all-digital frequency multiplying delay-locked loop (FMDLL) that provides both p..

The LPDDR SDRAM memory controller with the AHB interface is used to control LPDDR S..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

IC Design Education Center(IDEC)   ..

Digital Background Calibration By dividing & swapping capacitor to reduce the effec..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > (Ty..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

Category Analog & Mixed Signal > Data Converter > A/D Converter > (Resolution) Un..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

IC Design Education Center(IDEC) 제22회 한국반도체학술대회 Chip Design Contest..

Byte Data Read - Write: Erase/Program Reference Voltage - VREF_CP: 1.042V~1.125V..

AXI4 protocol converter converts the protocols for communication between t he AXI4..

8x8 AXI3 Interconnect matrix has five independent channels of communicati on using..