Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계
VOD
  제목 강사정보 등록일
33 아날로그 회로의 산포 및 잡음 저감 기법(2025) 고형호/교수/충남대학교 2025.08.04
32 완전주문형ASIC 설계를 위한 레이아웃 최진호 교수 부산외국어대학교 2025.03.23
31 [IDEC 제작강좌] Cadence Xcelium을 이용한 RTL (Verilog HDL) 설계의 기초 송대건/교수/경북대학교 2024.11.27
30 [IDEC 제작강좌] Cadence Genus를 이용한 VLSI 로직 합성의 기초 송대건/교수/경북대학교 2024.11.27
29 [IDEC 제작강좌] Innovus를 이용한 Place and Route 박규란/석사과정/한양대학교 2024.11.15
28 [IDEC 제작강좌] Full Custom Layout Design (PEX) 정용운/조교수/세종대학교 2024.10.23
27 [IDEC 제작강좌] Full Custom Layout Design (DRC&LVS) 정용운/조교수/세종대학교 2024.10.23
26 [IDEC 제작강좌] 아날로그 집적회로 설계_Virtuoso 이주열/조교수/가천대학교 2024.10.23
25 [IDEC 제작강좌] 아날로그 집적회로 설계_Spectre 이주열/조교수/가천대학교 2024.10.23
24 Full Custom IC 설계를 위한 Layout 설계 최진호 교수 부산외국어대학교 2023.09.19
23 (2023) XMODEL을 활용한 고속인터페이스 모델링 및 시뮬레이션 김재하 교수(서울대) 2023.03.27
22 (2023) [IDEC 연구원 교육] Full-Custom Chip Design Flow 조인신 책임연구원 (IDEC) 2023.02.10
21 Full Custom IC 설계를 위한 Layout 설계 최진호 교수 부산외국어대학교 2022.09.28
20 Full Custom IC 설계 최진호 교수 부산외국어대학교 2021.09.17
19 XMODEL을 활용한 A/D, D/A컨버터 모델링 및 시뮬레이션 김재하 교수(서울대) 2021.08.31
18 고성능 SD-ADC 설계 및 동향 채형일 교수 2021.03.09
17 XMODEL을 활용한 DC-DC컨버터 모델링 및 시뮬레이션 김재하 교수(서울대) 2021.02.08
16 (2020) Full-Custom Chip Design Flow 조인신 연구원(IDEC) 2020.09.21
15 XMODEL을 활용한 실리콘포토닉스 시스템 모델링 및 시뮬레이션 김재하 교수(서울대) 2020.07.30
14 (2020) XMODEL을 활용한 아날로그 회로 모델링 및 시뮬레이션: PLL과 High-Speed I/.. 김재하 교수(서울대) 2020.03.03
13 Full Custom IC 설계 - 2019(2) 최진호/교수/부산외국어대학교 2019.09.23
12 XMODEL을 활용한 DC-DC컨버터 모델링 및 시뮬레이션 김재하 교수 서울대 2019.07.15
11 CMOS RF 트랜시버 회로 설계 실습 (VCO 및 Prescaler 설계이론) 문용/교수/숭실대학교 2018.10.30
10 (2018)[IDEC 연구원 교육] Full-Custom 설계 Flow 교육 조인신/연구원/IDEC 2018.03.05
9 Full Custom IC 설계 최진호/교수/부산외국어대학교 2018.02.20
8 XMODEL을 활용한 A/D 변환기 및 PLL 회로의 모델링 및 시뮬레이션 김재하 교수(서울대) 2018.01.23
7 (2017)[IDEC 연구원 교육] Full-Custom 설계 Flow 교육 조인신/연구원/IDEC 2017.01.23
6 (2016)[IDEC 연구원 강의]Full-Custom 설계 Flow 교육 조인신 연구원(IDEC) 2016.05.30
5 RF IC 설계교육(2)- LNA 및 Mixer설계 이상국 교수 KAIST 2015.11.10
4 Full Custom IC 설계 최신호 교수(부산외국어대학교) 2015.11.09
3 (2015)센서 신호 처리용 아날로그 프론트엔드 설계 기법 고형호 교수(충남대학교) 2015.05.19
2 (2015)[IDEC 연구원 강의] Full-Custom 설계 Flow 교육 조인신 연구원(IDEC) 2015.01.28
1 [IDEC 연구원 강의] Full-Custom 설계 Flow 교육 조인신 연구원(IDEC) 2014.01.23
교육자료
  제목 작성자 작성일 조회
1 PCB Editor (Cadence Allegro)를 이용한 PCB Artwork 구재희 08.02.28 982
질문/답변
  제목 작성자 작성일 조회
2232 [답변] EDA Tool HOSTNAME 등록 관련 문의

Cadence 툴 신청을 위해 HOSTNAME해당항목을 기입할시에, 아래와 같이 정상적으로 사용하..

조인신 20.05.15 25
2231 [답변] Virtuoso ADE_L Licence checking 문제

Cadence 라이선스를 사용하고 있는 것이라면 Always 를 선택하면 됩니다. 이유는 IDEC ..

조인신 20.05.14 15
2230 [답변] Virtuoso ADE_L Licence checking 문제

Cadence 라이선스를 사용하고 있는 것이라면 Always 를 선택하면 됩니다. 이유는 IDEC ..

주용 20.05.14 11
2229 [답변] Virtuoso ADE_L Licence checking 문제

Cadence 라이선스를 사용하고 계신 것으로 확인이 되는데 해당 기능을 사용하실 때 필요..

조인신 20.05.15 44
2228 [답변] 사전 머지 관련

Cadence Virtuoso 로 layout 을 제작했다면) Merge 에 참여하시지 않아도 됩니다. &nbs..

조인신 20.05.14 28
2227 수업용 tool에 쓸 PDK

Cadence Virtuoso 를 쓰고 있는데 학생들이 layout을 실습하면 좋을 것 같아, 혹시 오래..

서영교 20.05.14 36
2226 [답변] 수업용 tool에 쓸 PDK

Cadence Virtuoso 를 쓰고 있는데 학생들이 layout을 실습하면 좋을 것 같아, 혹시 오래..

조인신 20.05.14 72
2225 [답변] 수업용 tool에 쓸 PDK

Cadence Virtuoso 를 쓰고 있는데 학생들이 layout을 실습하면 좋을 것 같아, 혹시 오래..

주용 20.05.14 40
2224 [답변] 수업용 tool에 쓸 PDK

Cadence Virtuoso 를 쓰고 있는데 학생들이 layout을 실습하면 좋을 것 같아, 혹시 오래..

조인신 20.05.14 99
2223 Verilog-A (.va) file for HSPICE

Cadence HSPICE를 쓰고 있는데 .va file을 netlist에 추가하니깐 에러가 생깁니다. 혹시..

서영교 20.05.14 42
2222 [답변] Verilog-A (.va) file for HSPICE

Cadence HSPICE를 쓰고 있는데 .va file을 netlist에 추가하니깐 에러가 생깁니다. 혹시..

조인신 20.05.14 27
2221 [답변] Verilog-A (.va) file for HSPICE

Cadence HSPICE를 쓰고 있는데 .va file을 netlist에 추가하니깐 에러가 생깁니다. 혹시..

서영교 20.05.14 18
2220 [답변] Verilog-A (.va) file for HSPICE

Cadence HSPICE를 쓰고 있는데 .va file을 netlist에 추가하니깐 에러가 생깁니다. 혹시..

조인신 20.05.14 8
2219 [답변] Verilog-A (.va) file for HSPICE

Cadence HSPICE를 쓰고 있는데 .va file을 netlist에 추가하니깐 에러가 생깁니다. 혹시..

서영교 20.05.14 12
2218 [답변] Verilog-A (.va) file for HSPICE

Cadence HSPICE를 쓰고 있는데 .va file을 netlist에 추가하니깐 에러가 생깁니다. 혹시..

조인신 20.05.14 5
2217 [답변] Verilog-A (.va) file for HSPICE

Cadence HSPICE를 쓰고 있는데 .va file을 netlist에 추가하니깐 에러가 생깁니다. 혹시..

서영교 20.05.14 15
2216 [답변] Verilog-A (.va) file for HSPICE

Cadence HSPICE를 쓰고 있는데 .va file을 netlist에 추가하니깐 에러가 생깁니다. 혹시..

조인신 20.05.14 39
2215 [답변] CDS 라이센스 관련

안녕하세요. IDEC 연구원 조인신입니다.   IDEC 에서는 Cadence 라이선스를..

조인신 20.05.14 16
2214 [답변] S65 cloud에서 설계중 강제종료 관련

안녕하세요. IDEC 연구원 조인신입니다.   전화상으로 말씀 드린대로 spectre&n..

조인신 20.05.14 22
2213 [답변] S65 cloud에서 설계중 강제종료 관련

 알려주신대로 진행한 후에 schematic 수정을 하고 있었는데 segmentation fault와 ..

고성민 20.05.14 23
1 ◀ 181 182 183 184 185 186 187 188 189 190 ▶ 301
자료실
  제목 작성자 작성일 조회
32 EDA Tool Vendor 의 System Requirements 안내_20251209 기준

Cadence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 ..

조인신 25.12.09 847
31 EDA Tool Vendor 의 System Requirements 안내_20250401 기준

Cadence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 ..

조인신 25.04.01 1210
30 Linux OS 설치 가이드 2025 (EDA Tool 사용을 위한)

Cadence Virtuoso  =>  IC618_ISR35  Spectre  =>  21..

관리자 25.03.20 1918
29 EDA Tool Vendor 의 System Requirements 안내_20241216 기준

Cadence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 ..

조인신 24.12.16 989
28 EDA Tool Vendor 의 System Requirements 안내_20240401 기준

Cadence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 ..

조인신 24.04.01 1489
27 EDA Tool Vendor 의 System Requirements 안내_20230912 기준

Cadence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 ..

조인신 23.09.12 973
26 EDA Tool Vendor 의 System Requirements 안내_20230127 기준

Cadence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 ..

조인신 23.01.27 2433
25 [Cadence] INDAGO - Debug Analyzer 소개

Cadence Indago는 시뮬레이션 디버깅 툴 입니다. (Debug Analyzer)시뮬레이션 파형과 소..

김연태 22.10.04 1086
24 EDA Tool Vendor 의 System Requirements 안내_20220901 기준

Cadence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 ..

조인신 22.08.31 743
23 EDA Tool Vendor 의 System Requirements 안내_20220214 기준

Cadence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 ..

조인신 22.02.14 4180
22 EDA Tool Vendor 의 System Requirements 안내_20210803 기준

Cadence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 ..

조인신 21.08.03 835
21 SerDes System 설계 관련 웨비나 공유

Cadence Cosimulation, System Verilog 자동 생성 포함)   7. (참고) 강의자료&nb..

김영지 21.03.10 1284
20 EDA Tool Vendor 의 System Requirements 안내_20210112 기준

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파..

조인신 21.01.12 744
19 (Tool 활용법 공유) Cadence Manual - Virtuoso ADE L,XL (2020.06.24)

Cadence Virtuoso ADE L, XL (제공자 : KAIST 류승탁 교수, 김예담)   ..

석은주 20.06.24 2433
18 EDA Tool Vendor 의 System Requirements 안내_20200211 기준

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파..

조인신 20.02.11 1044
17 EDA Tool Vendor 의 System Requirements 안내_20190620 기준

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파..

조인신 19.06.19 623
16 EDA Tool Vendor 의 System Requirements 안내_20190128 기준

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파..

조인신 19.01.28 408
15 EDA Tool Vendor 의 System Requirements 안내_20181122 기준

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파..

조인신 18.11.22 3182
14 EDA Tool Vendor 의 System Requirements 안내_20180621 기준

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파..

조인신 18.06.21 5173
13 EDA Tool Vendor 의 System Requirements 안내_20180130 기준

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

조인신 18.01.30 8163
1 2
기타 게시판
구분 제목 작성자 작성일 조회
개설 희망 강좌 신청 [답변] Cadence Virtuoso Schematic & Layout 교육 일정 관련 문의입니다.

Cadence Schematic & Spectre Simulation[초급] 강좌가 7월 20일-21일 진행될 예정이며, ..

김상윤 15.06.24 10757
개설 희망 강좌 신청 Cadence Virtuoso Schematic & Layout 교육 일정 관련 문의입니다.

Cadence Virtuoso Schematic & Layout Cadence Virtuoso Schematic & Spectre 교육은 ..

장지영 15.06.24 10159
개설 희망 강좌 신청 Cadence Virtuoso Schematic & Layout 교육 일정 관련 문의입니다.

Cadence Virtuoso Schematic & Layout Cadence Virtuoso Schematic & Spectre 교육은 ..

장지영 15.06.24 10181
1 2 3 4 5