통합검색

 아래와 같이 path가 저장되있는데, Assura path를 변경하면 되는건가요??   ..

assura path 가 아닌 setenv OA_HOME /home/tools/Cadence/IC616/oa_v22.43.018 의..

안녕하세요 박철순 교수님 연구실 임규완 학생입니다. 저희가 현재 Cadence virtuoso 를..

안녕하세요. IDEC 연구원 조인신입니다. PDK 내의 libInit.il 파일에 아래 내용을 마지..

 붉은 부분이 표시가 안되어 있습니다. 한번만 더 표기 부탁드립니다. 그리고 상대..

let( ( (libName "Pcell_library_Name") libId libPath file element) libId = ddGetObj..

Cadence 홈페이지에서 확인을 해보니 spectreVerilog 는 오래된 simulator 로 문제의 원..

Cadence에서 자료를 보면 multi-core 사용시 인위적으로 물리적인 코어의 개수를 늘린 하..

Cadence에서 자료를 보면 multi-core 사용시 인위적으로 물리적인 코어의 개수를 늘린 하..

Cadence Virtuoso 상에서 Schematic 셀 기반으로 Verilog-In 하려면 삼성 65nm의 Standar..

Cadence Virtuoso 상에서 Schematic 셀 기반으로 Verilog-In 하려면 삼성 65nm의 Standar..

Cadence Spectre Verilog 시뮬레이션 진행 중 문제점이 발생하여 질문 드립니다. 실수로..

Cadence Spectre Verilog 시뮬레이션 진행 중 문제점이 발생하여 질문 드립니다. 실수로..

Cadence사 IC616은 /tools/Cadence/IC616/tools/dfII/bin에 가서 ./virtuoso &을 치..

Cadence사 IC616은 /tools/Cadence/IC616/tools/dfII/bin에 가서 ./virtuoso &을 치..

Cadence사 IC616은 /tools/Cadence/IC616/tools/dfII/bin에 가서 ./virtuoso &을 치..

Cadence사 IC616은 /tools/Cadence/IC616/tools/dfII/bin에 가서 ./virtuoso &을 치..

Cadence와 Mentor)를 신청해서 사용하려고 하는데요. 저희가 신청한 ip 주소 서버에서&n..

Cadence와 Mentor)를 신청해서 사용하려고 하는데요. 저희가 신청한 ip 주소 서버에서&n..

Cadence product documentation.     다음과 같은 에러가 발생해서 실제로 ..

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

Cadence Version --------------- Virtuoso       ..

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

Cadence 의 IC61 + MMSIM 과 같은 기능을 갖고 있습니다 2015년 10월 현재 매그나/SK ..

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드..

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 작성 기..

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한..

Cadence를 사용하여 모든 과정을 매우 상세하게 그림으로 보여주고 설명하는 방식을 취하..

Cadence University Package 200,000원 Siemens University Pac..

Cadence University Package 200,000원 Siemens University Pac..

Cadence: Virtuoso, Spectre 등 University Bundle (세부 list 클릭) 3) Siemens E..

Cadence sigrity를 이용한 PCB SI,PI 해석에 관한 강좌신청 드립니다.

Cadence Mixed Signal Simulation using Spectre AMS Designer-AVUM 강좌는 개설예정인가..

Cadence : Virtuoso, Spectre3) Siemens EDA : Calibre, Questa (구 ModelSim) 외&n..

Cadence OrCAD 회로도 & PCB설계 온라인 강좌 증원 요청드립니다. 꼭 듣고 싶은 수업..

안녕하세요,  IDEC 이종행입니다.   BCD1370HP PDK desingkit version이 다..

Analog 회로 기반 Analysis 교육 개설 부탁드립니다. (Part Stress Analysis, Worst Cas..

Cadence]Layout기반SKILL Programming Language 강좌개설 희망합니다. 감사합니다.

Cadence사, Siemens EDA사 라이선스만 신청하셨을 경우, Mac address는 표기되지 않습니..

Cadence, Synopsys, Siemens EDA, Silvaco, Seloco, Scientific Analog, Intel, Xil..

1. Cadence ID   :  shini21@kaist.ac.kr PW :  I1d2e3c4   2. ..

연구용 라이센스 실시간 확인(188서버) /home/idec/www/edaAnalyzerForWeb   &nb..

Cadence OrCAD 회로도 & PCB설계 수업온라인 증원 요청드려도 괜찮을까요?꼭 부탁드..

Cadence OrCAD 회로도 & PCB설계 수업온라인 증원 요청드려도 괜찮을까요?꼭 부탁드..

Cadence : Virtuoso, Spectre3) Siemens EDA : Calibre, Questa (구 ModelSim) 외&n..

스킬 언어 부탁드립니다

  merge 계정에서 SS28_Merge/Cadence_Env/CDS_S00-V1.4.6.1/CDS/oa/DIGITAL_OUTL..

(작성일 : 2024.10.11)   안녕하세요 KAIST IDEC 김연태 입니다.   ..