Logo

회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계


VOD
  제목 강사정보 등록일
33 아날로그 회로의 산포 및 잡음 저감 기법(2025) 고형호/교수/충남대학교 2025.08.04
32 완전주문형ASIC 설계를 위한 레이아웃 최진호 교수 부산외국어대학교 2025.03.23
31 [IDEC 제작강좌] Cadence Xcelium을 이용한 RTL (Verilog HDL) 설계의 기초 송대건/교수/경북대학교 2024.11.27
30 [IDEC 제작강좌] Cadence Genus를 이용한 VLSI 로직 합성의 기초 송대건/교수/경북대학교 2024.11.27
29 [IDEC 제작강좌] Innovus를 이용한 Place and Route 박규란/석사과정/한양대학교 2024.11.15
28 [IDEC 제작강좌] Full Custom Layout Design (PEX) 정용운/조교수/세종대학교 2024.10.23
27 [IDEC 제작강좌] Full Custom Layout Design (DRC&LVS) 정용운/조교수/세종대학교 2024.10.23
26 [IDEC 제작강좌] 아날로그 집적회로 설계_Virtuoso 이주열/조교수/가천대학교 2024.10.23
25 [IDEC 제작강좌] 아날로그 집적회로 설계_Spectre 이주열/조교수/가천대학교 2024.10.23
24 Full Custom IC 설계를 위한 Layout 설계 최진호 교수 부산외국어대학교 2023.09.19
23 (2023) XMODEL을 활용한 고속인터페이스 모델링 및 시뮬레이션 김재하 교수(서울대) 2023.03.27
22 (2023) [IDEC 연구원 교육] Full-Custom Chip Design Flow 조인신 책임연구원 (IDEC) 2023.02.10
21 Full Custom IC 설계를 위한 Layout 설계 최진호 교수 부산외국어대학교 2022.09.28
20 Full Custom IC 설계 최진호 교수 부산외국어대학교 2021.09.17
19 XMODEL을 활용한 A/D, D/A컨버터 모델링 및 시뮬레이션 김재하 교수(서울대) 2021.08.31
18 고성능 SD-ADC 설계 및 동향 채형일 교수 2021.03.09
17 XMODEL을 활용한 DC-DC컨버터 모델링 및 시뮬레이션 김재하 교수(서울대) 2021.02.08
16 (2020) Full-Custom Chip Design Flow 조인신 연구원(IDEC) 2020.09.21
15 XMODEL을 활용한 실리콘포토닉스 시스템 모델링 및 시뮬레이션 김재하 교수(서울대) 2020.07.30
14 (2020) XMODEL을 활용한 아날로그 회로 모델링 및 시뮬레이션: PLL과 High-Speed I/.. 김재하 교수(서울대) 2020.03.03
13 Full Custom IC 설계 - 2019(2) 최진호/교수/부산외국어대학교 2019.09.23
12 XMODEL을 활용한 DC-DC컨버터 모델링 및 시뮬레이션 김재하 교수 서울대 2019.07.15
11 CMOS RF 트랜시버 회로 설계 실습 (VCO 및 Prescaler 설계이론) 문용/교수/숭실대학교 2018.10.30
10 (2018)[IDEC 연구원 교육] Full-Custom 설계 Flow 교육 조인신/연구원/IDEC 2018.03.05
9 Full Custom IC 설계 최진호/교수/부산외국어대학교 2018.02.20
8 XMODEL을 활용한 A/D 변환기 및 PLL 회로의 모델링 및 시뮬레이션 김재하 교수(서울대) 2018.01.23
7 (2017)[IDEC 연구원 교육] Full-Custom 설계 Flow 교육 조인신/연구원/IDEC 2017.01.23
6 (2016)[IDEC 연구원 강의]Full-Custom 설계 Flow 교육 조인신 연구원(IDEC) 2016.05.30
5 RF IC 설계교육(2)- LNA 및 Mixer설계 이상국 교수 KAIST 2015.11.10
4 Full Custom IC 설계 최신호 교수(부산외국어대학교) 2015.11.09
3 (2015)센서 신호 처리용 아날로그 프론트엔드 설계 기법 고형호 교수(충남대학교) 2015.05.19
2 (2015)[IDEC 연구원 강의] Full-Custom 설계 Flow 교육 조인신 연구원(IDEC) 2015.01.28
1 [IDEC 연구원 강의] Full-Custom 설계 Flow 교육 조인신 연구원(IDEC) 2014.01.23
교육자료
  제목 작성자 작성일 조회
1 PCB Editor (Cadence Allegro)를 이용한 PCB Artwork 구재희 08.02.28 978
질문/답변
  제목 작성자 작성일 조회
5293 [답변] analog IO 위치 (디렉토리) 및 데이터 전송 관련 문의

Cadence symbol 을 제공하며, IO cell 은 symbol 을 제공하지 않았습니다.   이에 ..

조인신 24.12.24 4
5292 [답변] analog IO 위치 (디렉토리) 및 데이터 전송 관련 문의

Cadence symbol 을 제공하며, IO cell 은 symbol 을 제공하지 않았습니다.   이에 ..

구남일 24.12.24 12
5291 [답변] analog IO 위치 (디렉토리) 및 데이터 전송 관련 문의

Cadence symbol 을 제공하며, IO cell 은 symbol 을 제공하지 않았습니다.   이에 ..

조인신 24.12.24 125
5290 [답변] [Virtuoso 세팅 관련 문의 드립니다.]

안녕하세요. IDEC 조인신입니다.     사용하고 있는 세부 공정이 FDS , LN..

조인신 24.12.24 23
5289 서버 접속 문의

Cadence too 실행 도중에 한번 꺼지더니 그 이후로 source 후 virtuoso &로 tool 실..

박찬혁 24.12.22 37
5288 [답변] 서버 접속 문의

Cadence too 실행 도중에 한번 꺼지더니 그 이후로 source 후 virtuoso &로 tool 실..

관리자 24.12.24 39
5287 [답변] Merge과정 중 virtuoso 세팅 관련 질문 드립니다.

안녕하세요. IDEC 조인신입니다.     tool 실행을 하기 전에 어떤 파일들..

조인신 24.12.24 14
5286 [답변] Merge과정 중 virtuoso 세팅 관련 질문 드립니다.

 안녕하세요. 답변 감사합니다.   저희가 사용하는 공정은 28nm FDS입니다...

전재호 24.12.25 10
5285 [답변] Merge과정 중 virtuoso 세팅 관련 질문 드립니다.

FDS 라는 것이 NoRF 를 의미하는 것이라면  이전 답변에서 2를 제외하고 진행하면 ..

조인신 24.12.26 38
5284 layout 대비 실제 chip size 문의

안녕하세요. 경북대학교 박세훈 교수님 연구실에 소속된 4학년 조준우입니다.  저..

조준우 24.12.20 27
5283 [답변] layout 대비 실제 chip size 문의

안녕하세요. IDEC 조인신입니다.     90% Shrink 됩니다.    ..

조인신 24.12.20 25
5282 [답변] layout 대비 실제 chip size 문의

 답변 감사합니다. 그럼 4mm x 4mm인 경우 3.6mm x 3.6mm가 되는거 맞나요?? &nbs..

조준우 24.12.20 9
5281 [답변] layout 대비 실제 chip size 문의

네 맞습니다.    [조준우]님의 글 =======================================..

조인신 24.12.20 65
5280 EDA tool 지원 OS 관련 문의드립니다.

안녕하세요, 한양대학교 대학원생입니다.   저희가 원래 서버용 OS로 Centos 7을..

이종호 24.12.18 35
5279 [답변] EDA tool 지원 OS 관련 문의드립니다.

안녕하세요 현재 MPW SF28, SB130 공정 클라우드 서버에서는 Rocky linux 8 버전을 사용..

관리자 24.12.18 121
5278 [Merge 계정 관련 문의 드립니다.]

안녕하세요. 카이스트 김주영 교수님 연구실 석사과정 윤성웅입니다.   SF2402회..

윤성웅 24.12.16 20
5277 [답변] [Merge 계정 관련 문의 드립니다.]

안녕하세요. IDEC 조인신입니다.     SF28_Merge/Cadence_ENV_RF 에 있는 ..

조인신 24.12.16 37
5276 [SF28-2402] innovus 실행 시 license 오류 관련 문의

안녕하세요, SF28-2402 MPW에 참여중인 서울대학교 전동석 교수님 연구실 전상욱입니다...

전상욱 24.12.13 21
5275 [답변] [SF28-2402] innovus 실행 시 license 오류 관련 문의

안녕하세요. IDEC 조인신입니다.     사용하고 있는 클라우드 서버의 정보..

조인신 24.12.16 9
5274 [답변] [SF28-2402] innovus 실행 시 license 오류 관련 문의

답변 감사드립니다.   SF28-2402 MPW 설계 서버에서 innovus 사용을 하고 싶..

전상욱 24.12.16 4
자료실
  제목 작성자 작성일 조회
32 EDA Tool Vendor 의 System Requirements 안내_20251209 기준

Cadence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 ..

조인신 25.12.09 791
31 EDA Tool Vendor 의 System Requirements 안내_20250401 기준

Cadence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 ..

조인신 25.04.01 1209
30 Linux OS 설치 가이드 2025 (EDA Tool 사용을 위한)

Cadence Virtuoso  =>  IC618_ISR35  Spectre  =>  21..

관리자 25.03.20 1852
29 EDA Tool Vendor 의 System Requirements 안내_20241216 기준

Cadence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 ..

조인신 24.12.16 988
28 EDA Tool Vendor 의 System Requirements 안내_20240401 기준

Cadence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 ..

조인신 24.04.01 1489
27 EDA Tool Vendor 의 System Requirements 안내_20230912 기준

Cadence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 ..

조인신 23.09.12 973
26 EDA Tool Vendor 의 System Requirements 안내_20230127 기준

Cadence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 ..

조인신 23.01.27 2433
25 [Cadence] INDAGO - Debug Analyzer 소개

Cadence Indago는 시뮬레이션 디버깅 툴 입니다. (Debug Analyzer)시뮬레이션 파형과 소..

김연태 22.10.04 1086
24 EDA Tool Vendor 의 System Requirements 안내_20220901 기준

Cadence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 ..

조인신 22.08.31 743
23 EDA Tool Vendor 의 System Requirements 안내_20220214 기준

Cadence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 ..

조인신 22.02.14 4160
22 EDA Tool Vendor 의 System Requirements 안내_20210803 기준

Cadence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 ..

조인신 21.08.03 835
21 SerDes System 설계 관련 웨비나 공유

Cadence Cosimulation, System Verilog 자동 생성 포함)   7. (참고) 강의자료&nb..

김영지 21.03.10 1280
20 EDA Tool Vendor 의 System Requirements 안내_20210112 기준

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파..

조인신 21.01.12 744
19 (Tool 활용법 공유) Cadence Manual - Virtuoso ADE L,XL (2020.06.24)

Cadence Virtuoso ADE L, XL (제공자 : KAIST 류승탁 교수, 김예담)   ..

석은주 20.06.24 2427
18 EDA Tool Vendor 의 System Requirements 안내_20200211 기준

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파..

조인신 20.02.11 1044
17 EDA Tool Vendor 의 System Requirements 안내_20190620 기준

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파..

조인신 19.06.19 623
16 EDA Tool Vendor 의 System Requirements 안내_20190128 기준

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파..

조인신 19.01.28 408
15 EDA Tool Vendor 의 System Requirements 안내_20181122 기준

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파..

조인신 18.11.22 3181
14 EDA Tool Vendor 의 System Requirements 안내_20180621 기준

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파..

조인신 18.06.21 5166
13 EDA Tool Vendor 의 System Requirements 안내_20180130 기준

Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

조인신 18.01.30 8163
1 2
기타 게시판
구분 제목 작성자 작성일 조회
개설 희망 강좌 신청 [답변] Cadence Virtuoso Schematic & Layout 교육 일정 관련 문의입니다.

Cadence Schematic & Spectre Simulation[초급] 강좌가 7월 20일-21일 진행될 예정이며, ..

김상윤 15.06.24 10617
개설 희망 강좌 신청 Cadence Virtuoso Schematic & Layout 교육 일정 관련 문의입니다.

Cadence Virtuoso Schematic & Layout Cadence Virtuoso Schematic & Spectre 교육은 ..

장지영 15.06.24 10153
개설 희망 강좌 신청 Cadence Virtuoso Schematic & Layout 교육 일정 관련 문의입니다.

Cadence Virtuoso Schematic & Layout Cadence Virtuoso Schematic & Spectre 교육은 ..

장지영 15.06.24 10173
1 2 3 4 5