Logo

회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계


VOD
  제목 강사정보 등록일
16 (2025) Cell-Based Chip Design Flow_Day5 김연태,선혜승/연구원/IDEC 2025.12.30
15 FPGA 기반 시스템 설계 (SDrAM 컨트롤러 및 NIOS 프로세서 IP 활용) 박근용/대표/(주)레디에이트 2025.02.25
14 [IDEC 제작강좌] Full Custom Layout Design (DrC&LVS) 정용운/조교수/세종대학교 2024.10.23
13 딥러닝 기초 및 설계 김동국/교수/전남대학교 2024.08.09
12 SystemVerilog를 이용한 검증 방법론 이중희 부교수(고려대) 2024.02.14
11 SDrAM 제어를 통해 배우는 FPGA 임베디드 시스템 설계 기초 박근용 대표 (주)레디에이트 2024.02.07
10 Low-Dropout (LDO) Regulator 회로설계 김현식/교수/KAIST 2023.03.17
9 FPGA환경하에서 메모리 콘트롤러 설계 및 테스트 박근용 대표 (주)레디에이트 2023.02.01
8 PMIC 설계 기초 및 응용 박병하 교수 서강대학교 2021.09.17
7 반도체 집적회로를 설계하기 위한 Full Custom 개요 남철 전무 2021.03.09
6 XMODEL을 활용한 실리콘포토닉스 시스템 모델링 및 시뮬레이션 김재하 교수(서울대) 2020.07.30
5 비휘발성 메모리 Overview 정두석 교수(한양대) 2020.06.04
4 임베디드 시스템 기초 최수일/교수/전남대학교 2019.10.21
3 [무료세미나]Fallacies of Computational Analog 송방섭 교수(U.S San Diego) 2016.03.25
2 (2014)SoC Architecture 한태희 교수(성균관대학교) 2014.10.31
1 (2013)SoC architecture 설계 유승주 교수(포항공대) 2013.10.24
교육자료
  제목 작성자 작성일 조회
7 [ 캠퍼스](한양대) SDrAM 제어를 통해 배우는 FPGA 임베디드 시스템 설계 기초 박명희 24.01.18 2074
6 AnDroid Platform Architecture 분석 김영지 17.11.01 204
5 Linux Device Driver 설계 기술 구재희 02.07.05 120
4 Linux Device Driver 설계 기술 구재희 01.09.19 80
3 Linux Device Driver 설계 기술 구재희 01.08.03 39
2 Linux Device Driver 설계 기술 구재희 01.06.29 47
1 Memory(DrAM) Design Overview 구재희 13.08.01 897
질문/답변
  제목 작성자 작성일 조회
3502 [답변] DrC, LVS, PEX setting 질문입니다.

제공하는 가이드 문서 중 IDEC_Cloud_User_Guide_S28.pdf 파일의 65~68 페이지의 내..

조인신 23.05.30 16
3501 [답변] DrC, LVS, PEX setting 질문입니다.

 그러면 만약에 서로 VDD가 다르거나 그러면 PWR11에 1개 PWR11V에 1개 등 이렇게 ..

김현준 23.05.30 10
3500 [답변] DrC, LVS, PEX setting 질문입니다.

네 맞습니다.    [김현준]님의 글 =======================================..

조인신 23.05.30 61
3499 layout Drd notify 설정 관련 질문드립니다.

EDA Tool 명(SCL/LCU/MGLS 포함) : virtuoso 6.1.8 EDA Tool 버전(SCL/LCU/MGLS 포함) :..

원종윤 23.05.27 15
3498 [답변] layout Drd notify 설정 관련 질문드립니다.

안녕하세요. IDEC 조인신입니다.     사용하고 있는 공정이 무엇인지 확인..

조인신 23.05.30 13
3497 [답변] LVS 룰 파일에 대해서 질문드립니다

안녕하세요. IDEC 조인신입니다.     첨부한 파일을 보면 runset 파일을 ..

조인신 23.05.25 21
3496 [답변] LVS 룰 파일에 대해서 질문드립니다

  안녕하세요. 강원대학교에서 석사과정을 진행하고 있는 김현준이라고 합니다. ..

김현준 23.05.25 11
3495 [답변] LVS 룰 파일에 대해서 질문드립니다

폴더 복사에는 문제가 없습니다.   LVS 시 두번째 첨부한 파일에서 2번 방법으로 ..

조인신 23.05.25 30
3494 [답변] 동부공정 소자 선택 문의

Drain, Body), nch_svt_iso 소자의 경우 6-terminal (Gate, Source, Drain, Body, SUB, I..

이용승 23.05.24 4
3493 [답변] 동부공정 소자 선택 문의

Drain, Body), nch_svt_iso 소자의 경우 6-terminal (Gate, Source, Drain, Body, SUB, I..

조인신 23.05.24 6
3492 [답변] 동부공정 소자 선택 문의

Drain, Body), nch_svt_iso 소자의 경우 6-terminal (Gate, Source, Drain, Body, SUB, I..

이용승 23.05.24 8
3491 [답변] 동부공정 소자 선택 문의

Drain, Body), nch_svt_iso 소자의 경우 6-terminal (Gate, Source, Drain, Body, SUB, I..

조인신 23.05.24 57
3490 gpdk090 assura DrC 질문

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : EDA Tool 버전(SCL/LCU/MGLS 포함..

목정수 23.05.24 39
3489 [답변] gpdk090 assura DrC 질문

안녕하세요. IDEC 조인신입니다.     사용하고 있는 Tool들의 버전이 확인..

조인신 23.05.24 20
3488 [답변] gpdk090 assura DrC 질문

 안녕하세요. 답변주셔서 감사합니다.  아래는 현제 사용하는 툴의 버전입니..

목정수 23.05.24 6
3487 [답변] gpdk090 assura DrC 질문

현재 문제가 발생하는 것은 virtuoso 와 assura tool 과 관련된 것으로 보입니다. virtu..

조인신 23.05.24 9
3486 [답변] gpdk090 assura DrC 질문

 안녕하세요. 말씀하신대로 실행한 결과입니다. virtuoso -wsub-version IC6.1.8-6..

목정수 23.05.25 9
3485 [답변] gpdk090 assura DrC 질문

Tool 버전이 최신이어도 버그가 있어서 문제가 발생하는 것일 수도 있습니다. 아래 버전..

조인신 23.05.25 47
3484 Siemens EDA 사 ModelSim License Error

안녕하세요, 세종대학교 이성주 교수님 연구실 문성빈입니다.   210.107.214.14 ..

문성빈 23.05.21 20
3483 [답변] Siemens EDA 사 ModelSim License Error

안녕하세요. IDEC 조인신입니다.     IDEC 에서 지원하는 정기 라이선스를..

조인신 23.05.22 13
자료실
  제목 작성자 작성일 조회
1 e2l-접적회로-Memory cell and structure

영문제목 : Memory cell and structure 개요 : ● Memory cell 이란 ? ● Memory cell 구..

구재희 04.12.30 719
1 2
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - 논문 2.3 A 71.3mJ/Frame End-to-End Driving Processor with Flexible Hetero..

이규호 26.04.17 0
참여교수 성과 - 논문 SERAH-CIM: Sparsity-Aware Effective Row Activation Analog-Digital Hy..

이규호 26.04.17 0
참여교수 성과 - 논문 Parasitic-Aware Design of a 0.4–6-GHz QuaDrature LO Generator in 14-..

김남석 26.04.06 7
공지사항 [EDA Tool] 2026년 정기 연구용 EDA Tool 수요조사 안내 (신청기간 : 04...

IC Design Education Center(IDEC)   2026년 정기 연구용 EDA Too..

조일선 26.04.02 5323
참여교수 성과 - 논문 Dual-Doped CylinDrical Bit-Line Pad for High-Efficiency Bulk Erase i..

전종욱 26.03.31 5
공지사항 [EDA Tool] 2026년 정기 연구용 EDA Tool 수요조사 사전 안내 (신청기간 ..

IC Design Education Center(IDEC)   2026년 정기 연구용 EDA Too..

조일선 26.03.24 1406
참여교수 성과 - 논문 Assessment of Data Retainability of 2T DrAM for Processing In-Memory..

김장현 26.03.23 7
참여교수 성과 - 논문 Non-destructive read 1T-DrAM with p–n junction gate for overcoming s..

김장현 26.03.23 4
참여교수 성과 - 논문 A 24-Gb/s Single-Ended Duobinary Transmitter with an Auxiliary Pull-..

정용운 26.03.22 9
공지사항 [홍보]차세대 반도체 소자 워크샵 2026 (2026.04.03(금) , 한국반도체산..

IC Design Education Center(IDEC) [홍보] 차세대 반도체 소자 워크샵 2026 2026.0..

이의숙 26.03.18 379
참여교수 성과 - 논문 A Compact Slew-Rate-Enhanced Class-AB Buffer Amplifier Using Interna..

김종석 26.03.11 9
참여교수 성과 - 논문 A 10b Display Driver IC with a Pivoting Translinear-Loop DAC-in-Buff..

김현식 26.03.11 7
참여교수 성과 - 논문 A 10-Bit Source-Driver IC for 6285-PPI OLED-on-Silicon Displays with..

김종석 26.03.10 13
MPW공지사항 [SF28 & SS28] DrC GR953 패키지 불가 안내 (2024.11.01)

작성일 : 2024.11.01 GR953 에러는 IO관련 에러로 waive 하여 진행 할 수 있..

김연태 26.03.10 193
참여교수 성과 - 논문 A 0.292pJ/b 56Gb/s/wire Capacitively Driven Simultaneous Bidirection..

최우석 26.03.04 16
참여교수 성과 - 논문 A Synthesizable Quarter-Rate CDr based on All DigitalFractional-N PL..

심재윤 26.02.24 4
참여교수 성과 - 논문 A Novel Sweep Signal Generation Driver Using Current Copy Method

정훈주 26.02.23 3
참여교수 성과 - 논문 IR Drop-independent 8T1C LTPS pixel circuit for medium-sized AMOLED ..

정훈주 26.02.23 5
참여교수 성과 - 논문 A Study on a Quarter-Rate Clock-Less CDr for MIPI A-PHY Gear 2 App..

문용 26.02.23 11
참여교수 성과 - 논문 FPD-Link III 규격 호환 1.5 Gbps Quarter-rate Clock-less CDr 연구

문용 26.02.23 6
1 2 3 4 5 6 7 8 9 10 77