
VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 16 | (2025) Cell-Based Chip Design Flow_Day5 | 김연태,선혜승/연구원/IDEC | 2025.12.30 |
| 15 | FPGA 기반 시스템 설계 (SDrAM 컨트롤러 및 NIOS 프로세서 IP 활용) | 박근용/대표/(주)레디에이트 | 2025.02.25 |
| 14 | [IDEC 제작강좌] Full Custom Layout Design (DrC&LVS) | 정용운/조교수/세종대학교 | 2024.10.23 |
| 13 | 딥러닝 기초 및 설계 | 김동국/교수/전남대학교 | 2024.08.09 |
| 12 | SystemVerilog를 이용한 검증 방법론 | 이중희 부교수(고려대) | 2024.02.14 |
| 11 | SDrAM 제어를 통해 배우는 FPGA 임베디드 시스템 설계 기초 | 박근용 대표 (주)레디에이트 | 2024.02.07 |
| 10 | Low-Dropout (LDO) Regulator 회로설계 | 김현식/교수/KAIST | 2023.03.17 |
| 9 | FPGA환경하에서 메모리 콘트롤러 설계 및 테스트 | 박근용 대표 (주)레디에이트 | 2023.02.01 |
| 8 | PMIC 설계 기초 및 응용 | 박병하 교수 서강대학교 | 2021.09.17 |
| 7 | 반도체 집적회로를 설계하기 위한 Full Custom 개요 | 남철 전무 | 2021.03.09 |
| 6 | XMODEL을 활용한 실리콘포토닉스 시스템 모델링 및 시뮬레이션 | 김재하 교수(서울대) | 2020.07.30 |
| 5 | 비휘발성 메모리 Overview | 정두석 교수(한양대) | 2020.06.04 |
| 4 | 임베디드 시스템 기초 | 최수일/교수/전남대학교 | 2019.10.21 |
| 3 | [무료세미나]Fallacies of Computational Analog | 송방섭 교수(U.S San Diego) | 2016.03.25 |
| 2 | (2014)SoC Architecture | 한태희 교수(성균관대학교) | 2014.10.31 |
| 1 | (2013)SoC architecture 설계 | 유승주 교수(포항공대) | 2013.10.24 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 7 | [ 캠퍼스](한양대) SDrAM 제어를 통해 배우는 FPGA 임베디드 시스템 설계 기초 | 박명희 | 24.01.18 | 2067 |
| 6 | AnDroid Platform Architecture 분석 | 김영지 | 17.11.01 | 203 |
| 5 | Linux Device Driver 설계 기술 | 구재희 | 02.07.05 | 119 |
| 4 | Linux Device Driver 설계 기술 | 구재희 | 01.09.19 | 79 |
| 3 | Linux Device Driver 설계 기술 | 구재희 | 01.08.03 | 39 |
| 2 | Linux Device Driver 설계 기술 | 구재희 | 01.06.29 | 47 |
| 1 | Memory(DrAM) Design Overview | 구재희 | 13.08.01 | 897 |
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 5833 |
Alpha layer
안녕하세요 SS28에 PAD 중에 ALPHA layer가 있습니다. ALPHA가 어떤 layer이며 Drc erro.. |
임재균 | 25.07.17 | 10 |
| 5832 |
[답변] Alpha layer
IDEC 선혜승입니다 패드 뿐 아니라 삼성의 자산 IP에 들어 .. |
선혜승 | 25.07.17 | 25 |
| 5831 |
[답변] [ SF28-2401] POWER OPEN LVS 에러 질문
네 답변 감사드립니다. 말씀 주신데로 PNS.tcl에서 create_net -p.. |
김영식 | 25.07.17 | 18 |
| 5830 |
[답변] [ SF28-2401] POWER OPEN LVS 에러 질문
IDEC 선혜승입니다 check_routes, check_pg_Drc, check_pg.. |
선혜승 | 25.07.18 | 72 |
| 5829 |
scenario 문의
안녕하세요, 송대건 교수님 연구실 석사과정 신윤정입니다. 현재 SF28 공정을 이용하여 .. |
신윤정 | 25.07.16 | 22 |
| 5828 |
[답변] scenario 문의
IDEC 선혜승입니다 제안되어 있는 시나리오는 모두 만족하.. |
선혜승 | 25.07.16 | 20 |
| 5827 |
[Voltus] IR Drop path visualization 기능 관련 문의
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Voltus (SSV221) EDA Tool 버전(S.. |
김서현 | 25.07.15 | 22 |
| 5826 |
[답변] [Voltus] IR Drop path visualization 기능 관련 문의
IDEC 선혜승입니다 Voltus는 GUI 기능이 있습니다 Ca.. |
선혜승 | 25.07.17 | 24 |
| 5825 |
SF28 spacing_label 관련 문의
안녕하세요, 송대건 교수님 연구실 석사과정 신윤정입니다. 현재 SF28 공정을 이용하여 .. |
신윤정 | 25.07.15 | 28 |
| 5824 |
[답변] SF28 spacing_label 관련 문의
특정셀은 일반적인 Standard Cell 과 크기가 다른 경우가 있습니다. .. |
김연태 | 25.07.17 | 23 |
| 5823 |
[답변] TCAD 설치 관련 문
안녕하세요. IDEC 조인신입니다. 라이선스 데몬(SCL)은 제공받은 라인.. |
조인신 | 25.07.15 | 16 |
| 5822 |
[답변] TCAD 설치 관련 문의
라이센스 파일을 확인해 보니 맥주소가 1번 컴퓨터로 지정되어 있는데 이를 3번 컴퓨터로.. |
김도현 | 25.07.15 | 8 |
| 5821 |
[답변] TCAD 설치 관련 문의
라이선스 파일의 수정 및 재발행은 안됩니다. 라이선스 데몬(SCL)은 라이선스를.. |
조인신 | 25.07.15 | 55 |
| 5820 |
Cadence license 에러
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Cadence EDA Tool 버전(SCL/LCU/M.. |
박민수 | 25.07.14 | 29 |
| 5819 |
[답변] Cadence license 에러
안녕하세요. 해당 IP는 DGIST 윤종혁 교수님 연구실에서 이미 등록 하였습니다. IP는 .. |
관리자 | 25.07.14 | 50 |
| 5818 |
Sentaurus TCAD 예제 파일 관련 문의드립니다.
안녕하십니까, 서울대학교 한준규 교수님 연구실 소속 박준영입니다. Sentaurus TCAD에.. |
박준영 | 25.07.14 | 40 |
| 5817 |
[답변] Sentaurus TCAD 예제 파일 관련 문의드립니다.
안녕하세요 IDEC 정재희입니다. 벤더사 답변을 받아 전달드리려는데요, 학.. |
정재희 | 25.07.31 | 12 |
| 5816 |
[답변] Sentaurus TCAD 예제 파일 관련 문의드립니다.
안녕하세요 IDEC 정재희입니다. 벤더사에 전달하여 답변 받는대로 이메일로 송부.. |
정재희 | 25.07.14 | 30 |
| 5815 |
[DB180-2501] DrC Waive 관련 문의드립니다.
안녕하세요. 한양대학교 김종석 교수님 연구실 석사과정 박강배 입니다. DBHite.. |
박강배 | 25.07.12 | 32 |
| 5814 |
[답변] [DB180-2501] DrC Waive 관련 문의드립니다.
안녕하세요. IDEC 조인신입니다. 해당 에러들에 대해서는 연락을 하지 않아도 .. |
조인신 | 25.07.12 | 63 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 |
e2l-접적회로-Memory cell and structure
영문제목 : Memory cell and structure 개요 : ● Memory cell 이란 ? ● Memory cell 구.. |
구재희 | 04.12.30 | 719 |
1
2


