VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 16 | (2025) Cell-Based Chip Design Flow_Day5 | 김연태,선혜승/연구원/IDEC | 2025.12.30 |
| 15 | FPGA 기반 시스템 설계 (SDrAM 컨트롤러 및 NIOS 프로세서 IP 활용) | 박근용/대표/(주)레디에이트 | 2025.02.25 |
| 14 | [IDEC 제작강좌] Full Custom Layout Design (DrC&LVS) | 정용운/조교수/세종대학교 | 2024.10.23 |
| 13 | 딥러닝 기초 및 설계 | 김동국/교수/전남대학교 | 2024.08.09 |
| 12 | SystemVerilog를 이용한 검증 방법론 | 이중희 부교수(고려대) | 2024.02.14 |
| 11 | SDrAM 제어를 통해 배우는 FPGA 임베디드 시스템 설계 기초 | 박근용 대표 (주)레디에이트 | 2024.02.07 |
| 10 | Low-Dropout (LDO) Regulator 회로설계 | 김현식/교수/KAIST | 2023.03.17 |
| 9 | FPGA환경하에서 메모리 콘트롤러 설계 및 테스트 | 박근용 대표 (주)레디에이트 | 2023.02.01 |
| 8 | PMIC 설계 기초 및 응용 | 박병하 교수 서강대학교 | 2021.09.17 |
| 7 | 반도체 집적회로를 설계하기 위한 Full Custom 개요 | 남철 전무 | 2021.03.09 |
| 6 | XMODEL을 활용한 실리콘포토닉스 시스템 모델링 및 시뮬레이션 | 김재하 교수(서울대) | 2020.07.30 |
| 5 | 비휘발성 메모리 Overview | 정두석 교수(한양대) | 2020.06.04 |
| 4 | 임베디드 시스템 기초 | 최수일/교수/전남대학교 | 2019.10.21 |
| 3 | [무료세미나]Fallacies of Computational Analog | 송방섭 교수(U.S San Diego) | 2016.03.25 |
| 2 | (2014)SoC Architecture | 한태희 교수(성균관대학교) | 2014.10.31 |
| 1 | (2013)SoC architecture 설계 | 유승주 교수(포항공대) | 2013.10.24 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 7 | [ 캠퍼스](한양대) SDrAM 제어를 통해 배우는 FPGA 임베디드 시스템 설계 기초 | 박명희 | 24.01.18 | 2067 |
| 6 | AnDroid Platform Architecture 분석 | 김영지 | 17.11.01 | 203 |
| 5 | Linux Device Driver 설계 기술 | 구재희 | 02.07.05 | 119 |
| 4 | Linux Device Driver 설계 기술 | 구재희 | 01.09.19 | 79 |
| 3 | Linux Device Driver 설계 기술 | 구재희 | 01.08.03 | 39 |
| 2 | Linux Device Driver 설계 기술 | 구재희 | 01.06.29 | 47 |
| 1 | Memory(DrAM) Design Overview | 구재희 | 13.08.01 | 897 |
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 353 |
[답변] [답변] [답변] Magnachip 0.18um GDS stream in 관련
attach library 필드는 비워 두시길 바랍니다. [차.. |
김연태 | 16.05.13 | 23 |
| 352 |
DrC 오류
캡처2의 회로를 캡처3과 같이 레이아웃을 했습니다. LVS는 통과 하였는데 DrC에서 다음.. |
김진상 | 16.05.12 | 39 |
| 351 |
[답변] DrC 오류
안녕하세요. IDEC 연구원 조인신입니다. qkdqudtn11@khu.ac.kr 메일로&nb.. |
조인신 | 16.05.13 | 15 |
| 350 |
[답변] [답변] DrC 오류
1. NW에 VDD가 이미 연결되어 있는 경우 에러를 해결하기 어렵다고 하셨고, 그러면 waive.. |
김진상 | 16.05.26 | 12 |
| 349 |
[답변] [답변] [답변] DrC 오류
안녕하세요. IDEC 연구원 조인신입니다. DrC 에러가 있다고 해서 posim 을 못.. |
조인신 | 16.05.26 | 23 |
| 348 |
[답변] DrC 오류
해당 공정은 삼성 공정으로 보입니다. 관련 사항은 공정 담당자에게 이메일로 문.. |
김연태 | 16.05.13 | 22 |
| 347 |
[박영철] LVS 관련 문의드립니다.
안녕하십니까. 한국외국어대학교 김혁입니다. 다름이 아니라 DrC와 LVS 과정에서 몇가지.. |
김혁 | 16.05.11 | 11 |
| 346 |
[답변] LVS 관련 문의드립니다.
관련하여서는 해당 공정 담당자에게 이메일로 문의 하시길 바랍니다. .. |
김연태 | 16.05.11 | 21 |
| 345 |
[임동구] DrC 오류
안녕하십니까 ? 전북대학교 IDEC 19기 학생 박일 입니다 . 레이아웃을 완성하고 DrC 과.. |
박일 | 16.05.04 | 45 |
| 344 |
[답변] DrC 오류
안녕하세요. IDEC 연구원 조인신입니다. 우선 공정 진행 관련 문의는 되도록 .. |
조인신 | 16.05.04 | 41 |
| 343 |
DrC 오류
To. 아이덱 안녕하십니까? 전북대학교에서 IDEC 과정을 하고 있는 정동영 학생이라고 합.. |
정동영 | 16.05.04 | 22 |
| 342 |
[답변] DrC 오류
안녕하세요. IDEC 연구원 조인신입니다. 우선 공정 진행 관련 문의는 되도록 .. |
조인신 | 16.05.04 | 37 |
| 341 |
[MyCAD] 라이센스 문의
안녕하세요, 이번에 MyCAD 라이센스를 구매해서 프로그램을 설치하였습니다. 첨.. |
박상준 | 16.05.03 | 9 |
| 340 |
[답변] [MyCAD] 라이센스 문의
안녕하세요. IDEC 연구원 조인신입니다. 유선상으로 해결해 드렸습니다. .. |
조인신 | 16.05.03 | 4 |
| 339 |
매그나/하이닉스 180nm LVS관련
안녕하십니까 서울과학기술대학교 차혁규 교수님 연구실 석사생 김형석입니다. 회로의 l.. |
김형석 | 16.04.21 | 10 |
| 338 |
[답변] 매그나/하이닉스 180nm LVS관련
안녕하세요. IDEC 연구원 조인신입니다. 우선 공정 관련 문의는 되도록 메일로.. |
조인신 | 16.04.21 | 18 |
| 337 |
[박영철] MPW 공정관련 질문입니다.
안녕하십니까. 한국외국어대학교 김혁입니다. 이번에 SK/하이닉스 0.18um 공정에 참여하.. |
김혁 | 16.04.08 | 16 |
| 336 |
[답변] MPW 공정관련 질문입니다.
안녕하세요. IDEC 연구원 조인신입니다. 우선 공정 진행 관련 문의는 되도록 .. |
조인신 | 16.04.11 | 33 |
| 335 |
Virtuoso IC6 Calibre 메뉴 없습니다.
선생님 안녕하세요, 충북대학교 아날로그 연구실 종효뢰입니다. DrC,LVS하고 싶은 대 V.. |
종효뢰 | 16.04.08 | 23 |
| 334 |
[답변] Virtuoso IC6 Calibre 메뉴 없습니다.
안녕하세요. IDEC 연구원 조인신입니다. virtuoso 에 calibre 메뉴를 생성하는.. |
조인신 | 16.04.08 | 31 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 |
e2l-접적회로-Memory cell and structure
영문제목 : Memory cell and structure 개요 : ● Memory cell 이란 ? ● Memory cell 구.. |
구재희 | 04.12.30 | 719 |
1
2