통합검색

 가능합니다.    다만 칩 가드링은 최외각에 오직 하나만 있어야 하며 ..

  답변 감사합니다! 헷갈리는 부분이 있어 추가 질문 드립니다. 그림과 같이 각 ..

 내부에 실링을 넣으면 전체 TOP 에서 DrC가 발생할 수 있으므로 확인해 보시기 바..

안녕하세요. 성균관대학교 조건희 교수님 연구실 석사 과정 김범수입니다.   FIL..

 조금 자세하게 설명을 해주셔야  답변이 가능할 것 같습니다.    ..

 답변 감사합니다.  아날로그 블럭의 커스텀 FILLER10에서 현재 발생되고 있..

   아날로그 블럭이라면 FIller 양옆의 디자인에 따라 구성 방법이 상이하므..

안녕하세요 광운대학교 신현철교수님 연구실 석사과정 나정훈입니다. cmim_rf소자와 cmi..

안녕하세요. IDEC 조인신입니다.     해당 에러는 해결하기 어렵습니다. ..

안녕하세요 성균관대학교 조건희 교수님 연구실 이승훈입니다  tw_isolv 소자 사..

안녕하세요, IDEC 이종행입니다.   Active와 ptab space rule로 보이는데 삼성에..

안녕하세요. 연세대학교 정성욱 교수님 연구실 소속 오웅빈입니다. 현재 Merge 서버에서..

안녕하세요. IDEC 조인신입니다.     XX42/R3 N_28_X42/R3_pos X42/732 N_..

기존에 문의 드렸던 문제는 PEX option 에서 "output values for intentional R, C devic..

다른 유사한 질문의 답변 글에도 있듯이    .subckt lvsres p n .ends 로 ..

자꾸 번거롭게 해드려 죄송하지만, 말씀해주신 방법대로 실행하여도 에러가 해결이 안되..

R2947 N_VSS_R2947_pos N_47_R2947_neg lvsres R=0.001 를  R2947 N_VSS_R2947_po..

수정하여 진행했음에도 마찬가지로 이번에는 resistor 가 정의되어 있지 않다는 에러가 ..

이전 답변에  ----------------------------------------------------------------..

  1.VDD VSS Floating  디자인에 따라 발생하는 이유가 다르기 때문에 스크..

영문제목 : Memory cell and structure 개요 : ● Memory cell 이란 ? ● Memory cell 구..

안녕하세요 KAIST IDEC 김연태 입니다.    SF028-2502 회차 데이터 백업에 ..

IC Design Education Center(IDEC)   2026년 정기 연구용 EDA Too..

IC Design Education Center(IDEC)   2026년 정기 연구용 EDA Too..

IC Design Education Center(IDEC) [홍보] 차세대 반도체 소자 워크샵 2026 2026.0..

작성일 : 2024.11.01 GR953 에러는 IO관련 에러로 waive 하여 진행 할 수 있..