통합검색

 답변 감사드립니다.     [조인신]님의 글 =========================..

안녕하세요 연세대학교 윤홍일 교수님 연구실 임태건입니다. 이번 삼성 28nm MPW(Analog..

안녕하세요. IDEC 조인신입니다.     1.1) 네 맞습니다.   2) 네 원..

안녕하세요.  유니스트 김경록 교수님 연구실의 대학원생 송유빈입니다. 다름이 아..

   131 에러는 안테나 에러 입니다.   M4 를 사용하지 않았다면 ..

안녕하세요 한양대학교 최정욱 교수님 연구실 김도원입니다.  digital 디자인 Drc..

 ICC2 에서 PAD 에러를 무조건 무시하는 것은 아닙니다.  일반적인 상황이라..

답변감사드립니다. 알려주신대로 pad signal이 pad 안쪽으로 route되어 있었던 것을 확..

안녕하세요 인천대학교 나태희 교수님 연구실의 바야르툴가 학생입니다. GR40PD, GR..

안녕하세요. IDEC 조인신입니다.     GR40PD, GR42PD 모두 waive 가능합니..

LVS를 돌릴 때 아래 CDL file을 include 시키라는 것인가요? /home/merge/CADENCE_Env/..

power 의 cdl 은  /home/merge/CADENCE_Env/Digital_LVS/cdl/AAA_SS28LPP_V_2p0_18..

   Error SYN3 on line 193 of /home/merge/CADENCE_Env/Digital_LVS/cdl/AAA..

진행과정이 어떻게 되는지 잘 확인이 되지 않습니다. SS28_Merge 폴더에 있는 S28_..

 우선 진행과정을 제대로 설명 못해드려 죄송합니다.    사실 S28..

해당 파일은 ICC2 에서 추출하는 verilog 파일입니다. 처음 LVS 를 어떻게 했는지 알 수..

   cdl 추가하여 돌려봐도 lvs 결과에는 변함이 없네요. 아래 에러 보면..

에러 내용을 보면 pin 의 개수가 다른데 layout 에서 7개인데 그 중 7 이 무엇인지 ..

 제가 봤을 때 이 7이 IA label인 것 같습니다.    제가 초반에 rule f..

우선 IO 를 이전 버전을 사용한 것인지 아니면 업데이트 된 버전을 사용한 것인지 확인 ..

영문제목 : Memory cell and structure 개요 : ● Memory cell 이란 ? ● Memory cell 구..

안녕하세요 KAIST IDEC 김연태 입니다.    SF028-2502 회차 데이터 백업에 ..

IC Design Education Center(IDEC)   2026년 정기 연구용 EDA Too..

IC Design Education Center(IDEC)   2026년 정기 연구용 EDA Too..

IC Design Education Center(IDEC) [홍보] 차세대 반도체 소자 워크샵 2026 2026.0..

작성일 : 2024.11.01 GR953 에러는 IO관련 에러로 waive 하여 진행 할 수 있..