통합검색

안녕하세요. IDEC 조인신입니다.     두 에러 모두 waive 가능합니다. 자..

   답변 감사합니다.  저희가 등록한 IP AdDress와 http://www.id..

새로 등록한 IP 가 105.56 로 끝나는 게 맞다면 적용되었으니 다시 tool 을 실행하여 라..

원래 등록했던 IP가 56으로 끝났지만, 새로 등록한 IP가 57로 끝납니다. 혹시 다시 적..

수정이 제대로 안되어 있습니다. 학부 수업용 라이선스는 연구실 HOSTNAME 등록에서 수..

답변 감사합니다. 실행시 Error: License feature swb_all already expired. Please req..

에러 메시지는 신경쓰지 않아도 되며, tool 이 뜬다면 라이선스 정상 사용하고 있는 것..

인하대학교 변경수 교수님 연구실 박사과정 학생 사란스입니다 Calibre .cdsinit 질문/..

안녕하세요. IDEC 조인신입니다.     tool 설정이 되어 있는 환경 설정 파..

Hello, I am Nandini from inje university . I am desiging in samsung 28nm . I got t..

Hello Nandini,   The following errors can be waived. => GRFD_131_M2, GRF..

안녕하십니까 송한정 교수님 실험실 석사생 박준용입니다.Layout을 끝내고 DrC를 체크하..

안녕하세요. IDEC 조인신입니다.     waive 가능한 것으로 알고 있습니다...

안녕하십니까  KAIST 류승탁교수님 연구실 김지용입니다. Bulk Checker와 관련되..

안녕하세요. IDEC 조인신입니다.     1. 다른 net 을 VDD 로 선언해..

 1.에 대한 문제는 아래 말씀해주신 것과 같이 해결할 수 있을 것 같습니다.  ..

2. lvtmos의 바디들이 모두 VSS_JY 에 연결되어 있다고 하셨는데    &nb..

번거롭게 해드려 죄송합니다. 여러번 확인하면서 이름을 바꾸면서 글에 작성할때 헷갈렸..

layout 에서 RVSS_JY 와 VSS 가 모두 GND 라면 서로 연결된 것이 맞나요? layout 에서 R..

RVSS_JY와 VSS 둘다 GND potential이고, sxcut으로 분리를 해서, 이름만 구분해둔 상태입..

영문제목 : Memory cell and structure 개요 : ● Memory cell 이란 ? ● Memory cell 구..

안녕하세요 KAIST IDEC 김연태 입니다.    SF028-2502 회차 데이터 백업에 ..

IC Design Education Center(IDEC)   2026년 정기 연구용 EDA Too..

IC Design Education Center(IDEC)   2026년 정기 연구용 EDA Too..

IC Design Education Center(IDEC) [홍보] 차세대 반도체 소자 워크샵 2026 2026.0..

작성일 : 2024.11.01 GR953 에러는 IO관련 에러로 waive 하여 진행 할 수 있..