반도체설계교육센터

VOD

	제목	강사정보	등록일
1	(2014) ESD 보호회로 기술	구용서 교수 (단국대학교)	2015.11.23

교육자료

	제목	작성자	작성일	조회
1	[성균관대 캠퍼스] Analog IC 를 위한 ESD 보호 전략	김성진	18.10.24	994

질문/답변

	제목	작성자	작성일	조회
431	[답변] [SS28-2302] DB 검증 DRC waive 관련 문의드립니다. ESD / PAD cell에서 발생하는 DRC라 내부 회로를 수정 불가능한 DRC이므로 waive 문의드..	조인신	24.01.15	110
430	[답변] [SS28-2302] DB 검증 DRC waive 관련 문의드립니다. ESD / PAD cell에서 발생하는 DRC라 내부 회로를 수정 불가능한 DRC이므로 waive 문의드..	이준하	24.01.15	59
429	[답변] [SS28-2302] DB 검증 DRC waive 관련 문의드립니다. ESD / PAD cell에서 발생하는 DRC라 내부 회로를 수정 불가능한 DRC이므로 waive 문의드..	조인신	24.01.15	40
428	[답변] [SS28-2302] DB 검증 DRC waive 관련 문의드립니다. ESD / PAD cell에서 발생하는 DRC라 내부 회로를 수정 불가능한 DRC이므로 waive 문의드..	이준하	24.01.15	32
427	[답변] [SS28-2302] DB 검증 DRC waive 관련 문의드립니다. ESD0d / GRESD0e / GRESD01a_LC / GRESD01b_LC /GRESD601 / GRESD602 / G..	조인신	24.01.15	76
426	[답변] [SS28-2302] DB 검증 DRC waive 관련 문의드립니다. ESD0d / GRESD0e / GRESD01a_LC / GRESD01b_LC /GRESD601 / GRESD602 / G..	이준하	24.01.15	427
425	[답변] [SS28-2302] DB 검증 DRC waive 관련 문의드립니다. ESD 에러에 대해서는 wavie 가능한 것으로 알고 있습니다. GRLB70 / GR953 에러에 ..	조인신	24.01.15	145
424	[SS28-2302] DRC waive 관련 추가 문의드립니다. ESD09 (그림2,3) : 다른 n+ net 간 space를 1.5 이상 두라는 rule로 확인하였는데, ..	이준하	24.01.12	60
423	[답변] [SS28-2302] DRC waive 관련 추가 문의드립니다. ESD09, GRLUP14 에러 모두 waive 가능한 것으로 알고 있으나 정확한 것은 담당 연..	조인신	24.01.12	164
422	[SS28-2302] DRC waive 관련 문의드립니다. ESD30a : analog PAD(PANALOG_11_11_NT_DR)와 회로가 연결될 때, CDM 방지를 위해 C..	이준하	24.01.11	35
421	[답변] [SS28-2302] DRC waive 관련 문의드립니다. ESD30a 는 waive 가능한 것으로 알고 있으나 정확한 것은 담당 연구원께 메일로 문의하..	조인신	24.01.11	103
420	SS28 ESD 관련 문의 입니다. ESD회로만 넣어 DRC를 돌렸을때 ESD0d 에러가 발생하는데 waive가 가능한건지 수정이 필..	황영수	24.01.09	31
419	[답변] SS28 ESD 관련 문의 입니다. ESD회로만 넣어 DRC를 돌렸을때 ESD0d 에러가 발생하는데 waive가 가능한건지 수정이 필..	조인신	24.01.09	69
418	[ss28-2302] ESD fet 소자 문의 안녕하세요 인하대학교 서영교 교수님 연구실 최찬영입니다. 다름이 아니라 이번에 삼..	최찬영	24.01.05	49
417	[답변] [ss28-2302] ESD fet 소자 문의 안녕하세요. IDEC 조인신입니다. 네 맞습니다. [최찬..	조인신	24.01.08	60
416	[SS28-2302] ESDNFET LVS 에러 문의 ESD 회로를 설계를 하려 하고 있는데 관련해서 LVS 에러가 지속적으로 떠서 문의드립니다..	최찬영	24.01.04	31
415	[답변] [SS28-2302] ESDNFET LVS 에러 문의 ESD 회로를 설계를 하려 하고 있는데 관련해서 LVS 에러가 지속적으로 떠서 문의드립니다..	조인신	24.01.04	13
414	[답변] [SS28-2302] ESDNFET LVS 에러 문의 ESD 회로를 설계를 하려 하고 있는데 관련해서 LVS 에러가 지속적으로 떠서 문의드립니다..	최찬영	24.01.04	18
413	[답변] [SS28-2302] ESDNFET LVS 에러 문의 ESD 회로를 설계를 하려 하고 있는데 관련해서 LVS 에러가 지속적으로 떠서 문의드립니다..	조인신	24.01.04	16
412	[답변] [SS28-2302] ESDNFET LVS 에러 문의 ESD 회로를 설계를 하려 하고 있는데 관련해서 LVS 에러가 지속적으로 떠서 문의드립니다..	최찬영	24.01.04	18

1 ◀ 11 12 13 14 15 16 17 18 19 20 ▶ 37

자료실

	제목	작성자	작성일	조회
3	e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도 ESD) 키워드 : 수율	구재희	04.12.30	1044
2	e2l-아날로그 회로-CMOS Amplifier Design ESD, I/O 설계) 교육방법 :● 이론 교육 후, 각각의 회로 해석 다음, 반드시 PSPICE 또..	구재희	04.12.30	1288
1	e2l-접적회로-CMOS 인버터 및 스위치 ESD 회로의 개요 및 설계 교육방법 : ● 이론 교육 후, 인버터의 DC 특성 및 스위칭 ..	구재희	04.12.30	1286

기타 게시판

구분	제목	작성자	작성일	조회
참여교수 성과 - 논문	Measurement and Analysis of System-level ESD-induced Soft Failures o..	김진국	21.03.25	7
참여교수 성과 - 논문	An On-die Oscilloscope for System-Level ESD Noise Monitoring	김진국	21.03.25	3
참여교수 성과 - 논문	Measurement and Analysis of Statistical IC Operation Errors in a Mem..	김진국	21.03.25	3
참여교수 성과 - 논문	Measurement and Analysis of System-Level ESD-Induced Jitter in a Del..	김진국	21.03.25	4
참여교수 성과 - IP	SCR-based ESD protection device with high holding voltage using segm.. ESD protection device with high holding voltage using segment topology for 150V app..	구용서	21.02.23	150
참여교수 성과 - IP	SCR-based ESD protection device with high holding voltage using N-dr.. ESD protection device with high holding voltage using N-drift region for 120V appli..	구용서	21.02.23	24
참여교수 성과 - IP	NMOSFET-based ESD protection device with improved snapback using gat.. ESD protection device with improved snapback using gate body floating technology fo..	구용서	21.02.23	32
참여교수 성과 - IP	A Gate-Body Floating NMOSFET with high holding voltage for High volt.. A Gate-Body Floating NMOSFET with high holding voltage for High voltage ESD protect..	구용서	21.02.23	49
참여교수 성과 - IP	A SCR based ESD Protection device with Dual-Directional using N-brid.. ESD Protection device with Dual-Directional using N-bridge region in 0.18 hynix pro..	구용서	21.02.23	28
참여교수 성과 - IP	A SCR based ESD Protection device with Dual-Directional and improved.. ESD Protection device with Dual-Directional and improved snapback performance in 0...	구용서	21.02.23	14
참여교수 성과 - IP	A Dual Directional GBFNMOS based ESD Protection device with high hol.. ESD Protection device with high holding voltage in 0.18 Hynix BCD Process	구용서	21.02.23	16
참여교수 성과 - IP	Dual Directional SCR based ESD Protection circuit with gate-biasing .. ESD Protection circuit with gate-biasing using skhynix 0.18um process	구용서	21.02.23	9
참여교수 성과 - IP	SCR based ESD Protection circuit with floating well region technolog.. ESD Protection circuit with floating well region technology using skhynix 0.18um pr..	구용서	21.02.23	12
참여교수 성과 - IP	SCR based ESD Protection circuit with additional implant using skhyn.. ESD Protection circuit with additional implant using skhynix 0.18um process	구용서	21.02.23	8
참여교수 성과 - IP	SCR based ESD Protection circuit with additional NPN path using skhy.. ESD Protection circuit with additional NPN path using skhynix 0.18um process	구용서	21.02.23	34
참여교수 성과 - 논문	ESD 방전 모드 특성을 고려한 양방향 SCR의 홀딩 및 온-저항 특성 개선에..	구용서	21.02.17	4
참여교수 성과 - 논문	SCR 기반 새로운 ESD 보호회로의 전기적 특성에 관한 연구	구용서	21.02.17	4
참여교수 성과 - 논문	낮은 트리거 및 높은 홀딩전압을 지닌 양방향 ESD 보호소자에 관한 연구	구용서	21.02.17	5
참여교수 성과 - 논문	높은 Holding Voltage 및 All-Direction 특성을 갖는 SCR 기반의 ESD 보..	구용서	21.02.17	3
참여교수 성과 - 논문	높은 감내특성과 낮은 트리거 전압을 지닌 ESD 보호소자에 관한 연구	구용서	21.02.17	3

1 2 3 4