통합검색

ESD_Library_V1p5 를 1830BD18BA_ESD_Library_V1p4 로 복사한 후 사용하면 될 것입..

ESD cell이 ANTENNA_DIODE랑 같은 것인가요? 감사합니다 김현준올림     ..

ESD 는 정전기 방지를 위해 사용하는 셀입니다. 다이오드의 경우  안테나 이슈를 ..

ESD 는 정전기 방지를 위해 사용하는 셀입니다. 다이오드의 경우  안테나 이슈를 ..

ESD 관련   Analog DK 안에 포함되어 있는 pad 는 bond pad 입니다. 회로 구..

ESD 로서 잘 동작한다는 의미로 받아들이시면 좋을 것 같습니다  감사합니다 ..

안녕하세요 DGIST 김가인 교수님 연구실 공선호학생입니다. io cell, power cell에 대..

  IDEC 선혜승입니다  cdl 파일이 있어야만 LVS 가 가능합니다 관련 파일은..

  답변 감사드립니다. 만일 .cdl 파일 spicein 할 때 device map부분을 제가 따로..

  IDEC 선혜승입니다    device map은 필요가 없었습니다 lvs 자료 ..

     답변 감사합니다. io_gppr_cmos28lpp_t18_mv11_mv18_tl25_rvt_dr..

  IDEC 선혜승입니다     관점이나 시각이 저와 다르신 것 같네..

안녕하세요 DGIST 김가인 교수님 연구실 소속 공선호학생입니다. 현재 삼성산학과제를 ..

  IDEC 선혜승입니다     저희가 lvs 를 할때  가이드 하..

 답변 진심으로 감사드립니다. 첨부해주신 ppt내용처럼 io, power cell을 black bo..

   IDEC 선혜승입니다  그 내용도 자료안에  들어 있습니다 ..

ESD09 2. GRESD10a 3. GRESD30a 4. GRESD413 5. GRESD412 6.&n..

ESD09 2. GRESD10a 3. GRESD30a 4. GRESD413 5. GRESD412 6.&n..

ESD0d, GRESD30b, GRESD08, GRESD10a, GRESD10b, GRLUP14, GRLUP13, GRESD09, GRESD30a, ..

ESD, LUP 등의 에러는  waive 처리 가능합니다   134, 131 등 안테나에..

ESD) 키워드 : 수율

ESD, I/O 설계) 교육방법 :● 이론 교육 후, 각각의 회로 해석 다음, 반드시 PSPICE 또..

ESD 회로의 개요 및 설계 교육방법 : ● 이론 교육 후, 인버터의 DC 특성 및 스위칭 ..

ESD protection device with high holding voltage using segment topology for 150V app..

ESD protection device with high holding voltage using N-drift region for 120V appli..

ESD protection device with improved snapback using gate body floating technology fo..

A Gate-Body Floating NMOSFET with high holding voltage for High voltage ESD protect..

ESD Protection device with Dual-Directional using N-bridge region in 0.18 hynix pro..

ESD Protection device with Dual-Directional and improved snapback performance in 0...

ESD Protection device with high holding voltage in 0.18 Hynix BCD Process

ESD Protection circuit with gate-biasing using skhynix 0.18um process

ESD Protection circuit with floating well region technology using skhynix 0.18um pr..

ESD Protection circuit with additional implant using skhynix 0.18um process

ESD Protection circuit with additional NPN path using skhynix 0.18um process