반도체설계교육센터

VOD

	제목	강사정보	등록일
1	(2014) ESD 보호회로 기술	구용서 교수 (단국대학교)	2015.11.23

교육자료

	제목	작성자	작성일	조회
1	[성균관대 캠퍼스] Analog IC 를 위한 ESD 보호 전략	김성진	18.10.24	994

질문/답변

	제목	작성자	작성일	조회
311	DRC error waive가능 여부 질문드립니다. ESD10aTW Description :(n+ connected to IO) or (n+ within ESD_HBM connected t..	이승주	23.01.16	44
310	[답변] DRC error waive가능 여부 질문드립니다. ESD, LUP 등의 에러는 waive 처리 가능합니다 감사합니다 &nbs..	선혜승	23.01.16	67
309	에러사유서 문의 안녕하세요, 안양대학교 김영기 교수님 연구실 장형준입니다. ESD와 dv레이어 관..	장형준	23.01.16	33
308	[답변] 에러사유서 문의 IDEC 선혜승입니다 첨부 파일 확인하세요 이의숙 ..	선혜승	23.01.16	85
307	ESDfet관련 문의 안녕하세요. 안양대학교 김영기 교수님 연구실 장형준입니다. ESDfet에서 ESDpfet..	장형준	23.01.10	25
306	[답변] ESDfet관련 문의 IDEC 선혜승입니다 LN28LPP_model guide 문서 43페이지에 Vtsat ..	선혜승	23.01.10	39
305	MPW 2201 회차 관련 문의드립니다. ESD(hbm), SXCUT (drawing) layer를 사용했었었는데, 이로인해 시뮬레이션 결과와 다른 ..	안상효	23.01.09	30
304	[답변] MPW 2201 회차 관련 문의드립니다. ESD(hbm), SXCUT (drawing) layer를 사용했다고 해서 결과가 다른 것은 아닙니다. post-..	조인신	23.01.09	27
303	[답변] DRC error ESD0d error are the same with the above 260, 268, 504 errors are minimum o..	선혜승	23.01.09	213
302	S28-2202 DRC 에러 (GR500b) ESD회로로 다이오드를 사용하는데, 사이즈가 크다보니, M1으로 덮이는 영역의 크기가 4.5..	권기원	23.01.06	41
301	[답변] S28-2202 DRC 에러 (GR500b) ESD회로로 다이오드를 사용하는데, 사이즈가 크다보니, M1으로 덮이는 영역의 크기가 4.5..	선혜승	23.01.09	54
300	DB 검증 이후 DRC 에러 관련 문의 ESD, GR999, GRGUARD*는 무시 가능하다고 자료에 나와있어 일단 해당 부분을 제외한 나..	이민재	23.01.06	213
299	[답변] DB 검증 이후 DRC 에러 관련 문의 ESD, GR999, GRGUARD*는 무시 가능하다고 자료에 나와있어 일단 해당 부분을 제외한 나..	선혜승	23.01.06	553
298	DRC error 관련 문의 ESD417 에러는 IO 자체에서 뜨는 것을 확인했습니다. GRLUP에러는 core와 IO layo..	남재현	23.01.04	64
297	[답변] DRC error 관련 문의 ESD417 에러는 IO 자체에서 뜨는 것을 확인했습니다. GRLUP에러는 core와 IO layo..	선혜승	23.01.05	124
296	PAD DRC 오류 질문 ESD0a라는 오류가 뜨는데 어떻게 해결할 수 있는건지 아니면 혹시 waive 가능한건지 여쭤..	공선호	23.01.02	26
295	[답변] PAD DRC 오류 질문 ESD0a라는 오류가 뜨는데 어떻게 해결할 수 있는건지 아니면 혹시 waive 가능한건지 여쭤..	선혜승	23.01.02	53
294	[답변] LVS 문의 ESD09, ESD10a, ESD10b, ESD30a. ESD416, GRLUP14에러들 중 waive가 안되는 에러가 있는..	장형준	23.01.02	27
293	[답변] LVS 문의 ESD09, ESD10a, ESD10b, ESD30a. ESD416, GRLUP14에러들 중 waive가 안되는 에러가 있는..	장형준	23.01.02	21
292	[답변] LVS 문의 ESD09, ESD10a, ESD10b, ESD30a. ESD416, GRLUP14에러들 중 waive가 안되는 에러가 있는..	선혜승	23.01.03	160

1 ◀ 21 22 23 24 25 26 27 28 29 30 ▶ 37

자료실

	제목	작성자	작성일	조회
3	e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도 ESD) 키워드 : 수율	구재희	04.12.30	1044
2	e2l-아날로그 회로-CMOS Amplifier Design ESD, I/O 설계) 교육방법 :● 이론 교육 후, 각각의 회로 해석 다음, 반드시 PSPICE 또..	구재희	04.12.30	1288
1	e2l-접적회로-CMOS 인버터 및 스위치 ESD 회로의 개요 및 설계 교육방법 : ● 이론 교육 후, 인버터의 DC 특성 및 스위칭 ..	구재희	04.12.30	1286

기타 게시판

구분	제목	작성자	작성일	조회
참여교수 성과 - 논문	Measurement and Analysis of System-level ESD-induced Soft Failures o..	김진국	21.03.25	7
참여교수 성과 - 논문	An On-die Oscilloscope for System-Level ESD Noise Monitoring	김진국	21.03.25	3
참여교수 성과 - 논문	Measurement and Analysis of Statistical IC Operation Errors in a Mem..	김진국	21.03.25	3
참여교수 성과 - 논문	Measurement and Analysis of System-Level ESD-Induced Jitter in a Del..	김진국	21.03.25	4
참여교수 성과 - IP	SCR-based ESD protection device with high holding voltage using segm.. ESD protection device with high holding voltage using segment topology for 150V app..	구용서	21.02.23	150
참여교수 성과 - IP	SCR-based ESD protection device with high holding voltage using N-dr.. ESD protection device with high holding voltage using N-drift region for 120V appli..	구용서	21.02.23	24
참여교수 성과 - IP	NMOSFET-based ESD protection device with improved snapback using gat.. ESD protection device with improved snapback using gate body floating technology fo..	구용서	21.02.23	32
참여교수 성과 - IP	A Gate-Body Floating NMOSFET with high holding voltage for High volt.. A Gate-Body Floating NMOSFET with high holding voltage for High voltage ESD protect..	구용서	21.02.23	49
참여교수 성과 - IP	A SCR based ESD Protection device with Dual-Directional using N-brid.. ESD Protection device with Dual-Directional using N-bridge region in 0.18 hynix pro..	구용서	21.02.23	28
참여교수 성과 - IP	A SCR based ESD Protection device with Dual-Directional and improved.. ESD Protection device with Dual-Directional and improved snapback performance in 0...	구용서	21.02.23	14
참여교수 성과 - IP	A Dual Directional GBFNMOS based ESD Protection device with high hol.. ESD Protection device with high holding voltage in 0.18 Hynix BCD Process	구용서	21.02.23	16
참여교수 성과 - IP	Dual Directional SCR based ESD Protection circuit with gate-biasing .. ESD Protection circuit with gate-biasing using skhynix 0.18um process	구용서	21.02.23	9
참여교수 성과 - IP	SCR based ESD Protection circuit with floating well region technolog.. ESD Protection circuit with floating well region technology using skhynix 0.18um pr..	구용서	21.02.23	12
참여교수 성과 - IP	SCR based ESD Protection circuit with additional implant using skhyn.. ESD Protection circuit with additional implant using skhynix 0.18um process	구용서	21.02.23	8
참여교수 성과 - IP	SCR based ESD Protection circuit with additional NPN path using skhy.. ESD Protection circuit with additional NPN path using skhynix 0.18um process	구용서	21.02.23	34
참여교수 성과 - 논문	ESD 방전 모드 특성을 고려한 양방향 SCR의 홀딩 및 온-저항 특성 개선에..	구용서	21.02.17	4
참여교수 성과 - 논문	SCR 기반 새로운 ESD 보호회로의 전기적 특성에 관한 연구	구용서	21.02.17	4
참여교수 성과 - 논문	낮은 트리거 및 높은 홀딩전압을 지닌 양방향 ESD 보호소자에 관한 연구	구용서	21.02.17	5
참여교수 성과 - 논문	높은 Holding Voltage 및 All-Direction 특성을 갖는 SCR 기반의 ESD 보..	구용서	21.02.17	3
참여교수 성과 - 논문	높은 감내특성과 낮은 트리거 전압을 지닌 ESD 보호소자에 관한 연구	구용서	21.02.17	3

1 2 3 4