반도체설계교육센터

VOD

	제목	강사정보	등록일
1	(2014) ESD 보호회로 기술	구용서 교수 (단국대학교)	2015.11.23

교육자료

	제목	작성자	작성일	조회
1	[성균관대 캠퍼스] Analog IC 를 위한 ESD 보호 전략	김성진	18.10.24	994

질문/답변

	제목	작성자	작성일	조회
291	ESD 관련 문의드립니다. ESD 보호 회로를 설계하고 있습니다. I/O pad에 double diode based clamp 를 달고..	김종현	22.12.08	49
290	[답변] ESD 관련 문의드립니다. ESD 보호 회로를 설계하고 있습니다. I/O pad에 double diode based clamp 를 달고..	선혜승	22.12.09	72
289	Post-simulation관련 문의 안녕하세요. 안양대학교 김영기 교수님 연구실 장형준입니다. 현재 ESDpfe..	장형준	22.12.01	18
288	[답변] Post-simulation관련 문의 안녕하세요. IDEC 연구원 조인신입니다. virtuoso 를 실행하는 폴더안..	조인신	22.12.02	40
287	[답변] Post-simulation관련 문의 첨부한 사진처럼 calview.cellmap파일을 수정하였음에도 동일한 오류가 뜹니다. pex도 다..	장형준	22.12.02	30
286	[답변] Post-simulation관련 문의 calview.cellmap 파일을 원래대로 수정한 후 pfet 라인의 내용을 아래처럼 수정 ..	조인신	22.12.02	73
285	ESD 관련 문의 ESD0d, GRESD601, GRESD603이라는 error가 나옵니다. GRESD601과 GRESD603은 이전 질문에..	장형준	22.11.27	58
284	[답변] ESD 관련 문의 ESD_HBM 은 Placed over ESD Human Body Model(HBM) structures connected to a pad and ..	선혜승	22.11.28	177
283	pad_rf 관련 문의 드립니다. 안녕하세요. 안양대학교 김영기 교수님 연구실 장형준입니다. 현재 pad_rf를 사용하려..	장형준	22.11.10	78
282	[답변] pad_rf 관련 문의 드립니다. IDEC 선혜승입니다 우선 패드에서 회로 방향으로 빼..	선혜승	22.11.11	117
281	MPW PAD 관련 문의 ESD를 추가하여 사용했을 때 // OUTLINE-layer / Purpose -rf // 에서 LVS ERROR가..	박준형	22.11.10	36
280	[답변] MPW PAD 관련 문의 ESD를 추가하여 사용했을 때 // OUTLINE-layer / Purpose -rf // 에서 LVS ERROR가..	선혜승	22.11.11	49
279	[답변] SS28-2202 공정 ESD 관련 문의 ESD_HBM은 소자가 아니라 레이어입니다 설명은 아래와 같습니다 Placed ov..	선혜승	22.10.07	143
278	SS 28nm PEX, ESD 관련문의 안녕하세요. 안양대학교 김영기 교수님 연구실 장형준입니다. SS 28nm layout 작업 중 ..	장형준	22.08.23	44
277	[답변] SS 28nm PEX, ESD 관련문의 ESD 소자는 많이 있으니 LAYOUT 찾아보시고 PDK_ANALOG 안에 PEX 룰이 있습니다&n..	선혜승	22.08.23	60
276	DBHitek 180nm, ESD 회로 buffer 관련 질문있습니다. ESD회로 내부 buffer에 관한 질문이 있어 글을 올립니다. 1) DBHitek 180nm로 ..	임태건	22.07.18	38
275	[답변] DBHitek 180nm, ESD 회로 buffer 관련 질문있습니다. ESD 를 가이드처럼 반드시 구성해야 되는 것은 아니니 문제가 없다고 판단된다면 원하는 ..	조인신	22.07.18	39
274	DB180nm MPW ESD, guard ring 관련 질문입니다. ESD관련하여 질문 올립니다. 1) 1.8V LV를 사용하기에 ESD protection st..	임태건	22.07.13	88
273	[답변] DB180nm MPW ESD, guard ring 관련 질문입니다. ESD 문서에 포함되어 있지 않으며, 1830BD18BA_DR_v3p5_2103..	조인신	22.07.14	99
272	DB ESD 회로 문의 ESD 회로를 구성하려 합니다. 허나 ESD Diode 소자에 관한 Electrica..	김중식	22.06.24	53

1 ◀ 21 22 23 24 25 26 27 28 29 30 ▶ 37

자료실

	제목	작성자	작성일	조회
3	e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도 ESD) 키워드 : 수율	구재희	04.12.30	1044
2	e2l-아날로그 회로-CMOS Amplifier Design ESD, I/O 설계) 교육방법 :● 이론 교육 후, 각각의 회로 해석 다음, 반드시 PSPICE 또..	구재희	04.12.30	1288
1	e2l-접적회로-CMOS 인버터 및 스위치 ESD 회로의 개요 및 설계 교육방법 : ● 이론 교육 후, 인버터의 DC 특성 및 스위칭 ..	구재희	04.12.30	1286

기타 게시판

구분	제목	작성자	작성일	조회
참여교수 성과 - 논문	Measurement and Analysis of System-level ESD-induced Soft Failures o..	김진국	21.03.25	7
참여교수 성과 - 논문	An On-die Oscilloscope for System-Level ESD Noise Monitoring	김진국	21.03.25	3
참여교수 성과 - 논문	Measurement and Analysis of Statistical IC Operation Errors in a Mem..	김진국	21.03.25	3
참여교수 성과 - 논문	Measurement and Analysis of System-Level ESD-Induced Jitter in a Del..	김진국	21.03.25	4
참여교수 성과 - IP	SCR-based ESD protection device with high holding voltage using segm.. ESD protection device with high holding voltage using segment topology for 150V app..	구용서	21.02.23	150
참여교수 성과 - IP	SCR-based ESD protection device with high holding voltage using N-dr.. ESD protection device with high holding voltage using N-drift region for 120V appli..	구용서	21.02.23	24
참여교수 성과 - IP	NMOSFET-based ESD protection device with improved snapback using gat.. ESD protection device with improved snapback using gate body floating technology fo..	구용서	21.02.23	32
참여교수 성과 - IP	A Gate-Body Floating NMOSFET with high holding voltage for High volt.. A Gate-Body Floating NMOSFET with high holding voltage for High voltage ESD protect..	구용서	21.02.23	49
참여교수 성과 - IP	A SCR based ESD Protection device with Dual-Directional using N-brid.. ESD Protection device with Dual-Directional using N-bridge region in 0.18 hynix pro..	구용서	21.02.23	28
참여교수 성과 - IP	A SCR based ESD Protection device with Dual-Directional and improved.. ESD Protection device with Dual-Directional and improved snapback performance in 0...	구용서	21.02.23	14
참여교수 성과 - IP	A Dual Directional GBFNMOS based ESD Protection device with high hol.. ESD Protection device with high holding voltage in 0.18 Hynix BCD Process	구용서	21.02.23	16
참여교수 성과 - IP	Dual Directional SCR based ESD Protection circuit with gate-biasing .. ESD Protection circuit with gate-biasing using skhynix 0.18um process	구용서	21.02.23	9
참여교수 성과 - IP	SCR based ESD Protection circuit with floating well region technolog.. ESD Protection circuit with floating well region technology using skhynix 0.18um pr..	구용서	21.02.23	12
참여교수 성과 - IP	SCR based ESD Protection circuit with additional implant using skhyn.. ESD Protection circuit with additional implant using skhynix 0.18um process	구용서	21.02.23	8
참여교수 성과 - IP	SCR based ESD Protection circuit with additional NPN path using skhy.. ESD Protection circuit with additional NPN path using skhynix 0.18um process	구용서	21.02.23	34
참여교수 성과 - 논문	ESD 방전 모드 특성을 고려한 양방향 SCR의 홀딩 및 온-저항 특성 개선에..	구용서	21.02.17	4
참여교수 성과 - 논문	SCR 기반 새로운 ESD 보호회로의 전기적 특성에 관한 연구	구용서	21.02.17	4
참여교수 성과 - 논문	낮은 트리거 및 높은 홀딩전압을 지닌 양방향 ESD 보호소자에 관한 연구	구용서	21.02.17	5
참여교수 성과 - 논문	높은 Holding Voltage 및 All-Direction 특성을 갖는 SCR 기반의 ESD 보..	구용서	21.02.17	3
참여교수 성과 - 논문	높은 감내특성과 낮은 트리거 전압을 지닌 ESD 보호소자에 관한 연구	구용서	21.02.17	3

1 2 3 4