
VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 1 | (2014) ESD 보호회로 기술 | 구용서 교수 (단국대학교) | 2015.11.23 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 | [성균관대 캠퍼스] Analog IC 를 위한 ESD 보호 전략 | 김성진 | 18.10.24 | 994 |
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 271 |
[답변] DB ESD 회로 문의
ESD 소자들에 대한 것은 PDK 내에 있는 doc 말고 별도로 제공하는 ESD_Refer.. |
조인신 | 22.06.24 | 86 |
| 270 |
CDB 에서 OA로 conversion 하기 위한 질문입니다.
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Cadence virtuoso EDA Tool 버전(.. |
김상헌 | 22.05.16 | 55 |
| 269 |
[답변] CDB 에서 OA로 conversion 하기 위한 질문입니다.
안녕하세요. IDEC 연구원 조인신입니다. 사용하고 있는 버전에서 cdb2.. |
조인신 | 22.05.17 | 73 |
| 268 |
삼성 28nm COB, Packaging 관련 문의
ESD에 매우 취약하다고 들었는데 혹시 해당 공정에선 COB 보단 Package를 많이 하는지 궁.. |
김중식 | 22.05.09 | 28 |
| 267 |
[답변] 삼성 28nm COB, Packaging 관련 문의
ESD 회로를 디자인 해서 설계 하시고, 칩이 나오면 COB 가 시간적으로는 매우 유리할 겁.. |
선혜승 | 22.05.10 | 46 |
| 266 |
[답변] Cadence auCdl 설정 방법 문의
ESD용)등을 나름 맞춰서 했다고 했는데... "property a" LVS error가 계속 발생해서 sche.. |
박재구 | 22.04.04 | 20 |
| 265 |
[답변] Cadence auCdl 설정 방법 문의
ESD용)등을 나름 맞춰서 했다고 했는데... "property a" LVS error가 계속 발생해서 sche.. |
조인신 | 22.04.05 | 72 |
| 264 |
28nm Mixed Design 에서 std cell을 인식하지 못하는 문제
ESDFFQ_X1M_A9TR 셀을 불러다가 ADE-L 을 이용해서 시뮬레이션 하는 과정에서 아래.. |
김수창 | 22.02.14 | 46 |
| 263 |
[답변] 28nm Mixed Design 에서 std cell을 인식하지 못하는 문제
ESDFFQ_X1M_A9TR 셀을 불러다가 ADE-L 을 이용해서 시뮬레이션 하는 과정에서 아래.. |
조인신 | 22.02.15 | 55 |
| 262 |
About top chip DRC Errors
ESD Errors I want to know that if those density errors and ESD errors can be.. |
DO QUANG HUY | 22.01.14 | 74 |
| 261 |
[답변] About top chip DRC Errors
ESD errors are commonly waived, known errors Just write all erros do.. |
선혜승 | 22.01.14 | 265 |
| 260 |
ABOUT DRC density errors and ADE errors with calibre view
ESD cell. The cell consists of an "ESDegpfet" and an "ESDegnfet". When I removed .. |
DO QUANG HUY | 22.01.09 | 61 |
| 259 |
[답변] ABOUT DRC density errors and ADE errors with calibre view
ESD cell. The cell consists of an "ESDegpfet" and an "ESDegnfet". When I removed .. |
선혜승 | 22.01.10 | 45 |
| 258 |
[답변] ABOUT DRC density errors and ADE errors with calibre view
ESD cell. The cell consists of an "ESDegpfet" and an "ESDegnfet". When I removed .. |
DO QUANG HUY | 22.01.10 | 22 |
| 257 |
[답변] ABOUT DRC density errors and ADE errors with calibre view
ESD cell. The cell consists of an "ESDegpfet" and an "ESDegnfet". When I removed .. |
DO QUANG HUY | 22.01.10 | 47 |
| 256 |
[답변] ABOUT DRC density errors and ADE errors with calibre view
ESD cell. The cell consists of an "ESDegpfet" and an "ESDegnfet". When I removed .. |
선혜승 | 22.01.11 | 18 |
| 255 |
[답변] ABOUT DRC density errors and ADE errors with calibre view
ESD cell. The cell consists of an "ESDegpfet" and an "ESDegnfet". When I removed .. |
DO QUANG HUY | 22.01.11 | 87 |
| 254 |
아날로그 패드 DRC 관련하여 문의드립니다.
ESD01c ==> Non-salicided NFET width >= 320 GRESD600 ==> Non-sal.. |
엄소연 | 22.01.06 | 130 |
| 253 |
[답변] 아날로그 패드 DRC 관련하여 문의드립니다.
ESD, LUP 등의 에러는 SKIP 하세요 에러 사유서에 잘 적어주시면 됩니다&nb.. |
선혜승 | 22.01.07 | 334 |
| 252 |
MPW-2102회차 아날로그 패드 문의
안녕하세요. 카이스트 유회준 교수님 엄소연입니다. MPW-2102회차 아날.. |
엄소연 | 22.01.05 | 89 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 3 |
e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도
ESD) 키워드 : 수율 |
구재희 | 04.12.30 | 1044 |
| 2 |
e2l-아날로그 회로-CMOS Amplifier Design
ESD, I/O 설계) 교육방법 :● 이론 교육 후, 각각의 회로 해석 다음, 반드시 PSPICE 또.. |
구재희 | 04.12.30 | 1288 |
| 1 |
e2l-접적회로-CMOS 인버터 및 스위치
ESD 회로의 개요 및 설계 교육방법 : ● 이론 교육 후, 인버터의 DC 특성 및 스위칭 .. |
구재희 | 04.12.30 | 1286 |
1
기타 게시판
| 구분 | 제목 | 작성자 | 작성일 | 조회 |
|---|---|---|---|---|
| 개설 희망 강좌 신청 |
Chip Level Modeling - 온라인교육 선호
ESD Cell Design하는 것도 좋은 강의 이지만, 잘 만들어진 ESD CELL 을 가지고 ESD.. |
고민석 | 25.11.17 | 2587 |
| MPW공지사항 |
[SF028] Guardring - VSS Tie 관련
ESD적으로 발생한 전류가 Chip 내부를 손상 시킬 수 있습니다. (반드시 문.. |
김연태 | 25.09.24 | 414 |
| MPW공지사항 |
[SF028-2501] BEOL Stack 설문(필수) 및 기타 안내
ESD적으로 발생한 전류가 Chip 내부를 손상 시킬 수 있습니다. (반드시 문.. |
김연태 | 25.09.23 | 174 |
| MPW공지사항 |
[SB130-2501회차] 데이터 다운로드 안내(07.28~08.01)
ESD cell 위 항목과 관련된 부분은 공정과 관련한 정보로 유추가 가능한 것이어.. |
김연태 | 25.07.28 | 70 |
| 참여교수 성과 - 논문 |
On-Die Noise Monitoring Circuit for System-Level ESD
|
김진국 | 25.02.20 | 1 |
| 참여교수 성과 - 논문 |
Stack 기술을 적용하여 높은 홀딩전압을 갖는 SCR 기반의 ESD 보호회로 ..
|
구용서 | 25.01.20 | 9 |
| 참여교수 성과 - 논문 |
Multi-Finger 기술을 활용한 감내 특성이 향상된 SCR 기반 ESD 보호회로..
|
구용서 | 25.01.20 | 9 |
| 참여교수 성과 - 논문 |
Characterization and Application of Improved Oscilloscope IC for Sys..
|
김진국 | 25.01.14 | 7 |
| 참여교수 성과 - 논문 |
Group delay 평탄성을 이용한 Bessel filter 기반 ESD 보호 회로 구현
|
정진호 | 24.12.19 | 10 |
| 개설 희망 강좌 신청 |
고속 ADC의 Data 획득을 위한 Xilinx의 JESD204 IP 제어
ESD204 의 형태로 Data를 획득하고 있습니다. JESD204는 Giga Hz 급의 Data를 M.. |
윤호근 | 24.12.11 | 6018 |
| MPW공지사항 |
[SS028] DRC WAIVE LIST
ESD0a GRESD01a GRESD_nopad GRESD01_warning GRESD01a_LCGRESD01bGRESD01b_LCGRESD0.. |
김연태 | 24.11.07 | 3478 |
| 개설 희망 강좌 신청 |
ESD 설계 및 검증 강좌
ESD에 관련된 강좌가 오래전 VOD 말고는 없어서 요청드립니다. ESD에 대한 강의보다는 .. |
전웅기 | 24.03.27 | 6222 |
| 참여교수 성과 - 논문 |
스택 기술을 이용한 고전압용 어플리케이션을 위한 ESD 보호회로에 대한 ..
|
구용서 | 24.02.05 | 3 |
| 참여교수 성과 - 논문 |
래치업 방지를 위해 개선된 트리거전압 및 홀딩전압을 갖는 SCR 기반 ESD..
|
구용서 | 24.02.05 | 4 |
| 참여교수 성과 - 논문 |
높은 홀딩 전압과 홀딩 전류를 갖는 SCR 기반 양방향 ESD 보호회로에 관..
|
구용서 | 24.02.05 | 1 |
| 참여교수 성과 - 논문 |
SCR 기반 Multi-finger ESD 보호회로에 관한 연구
|
구용서 | 24.02.05 | 2 |
| 참여교수 성과 - 논문 |
N+Floating 삽입으로 인한 홀딩전압을 개선시킨 ESD 보호회로에 관한 연구
|
구용서 | 24.02.05 | 1 |
| 참여교수 성과 - 논문 |
Multi-Finger 기술을 이용한 높은 감내특성을 갖는 SCR 기반 ESD 보호회..
|
구용서 | 24.02.05 | 1 |
| 참여교수 성과 - 논문 |
Dynamic Current 구조를 이용한 ESD 보호기능을 갖춘 High Reliability L..
|
구용서 | 24.02.05 | 6 |
| 참여교수 성과 - 논문 |
Dynamic Current Driving 구조를 이용한 ESD 보호기능을 갖춘 High Relia..
|
구용서 | 24.02.05 | 6 |


