Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계
VOD
  제목 강사정보 등록일
1 (2014) ESD 보호회로 기술 구용서 교수 (단국대학교) 2015.11.23
교육자료
  제목 작성자 작성일 조회
1 [성균관대 캠퍼스] Analog IC 를 위한 ESD 보호 전략 김성진 18.10.24 994
질문/답변
  제목 작성자 작성일 조회
271 [답변] DB ESD 회로 문의

ESD 소자들에 대한 것은 PDK 내에 있는 doc 말고  별도로 제공하는 ESD_Refer..

조인신 22.06.24 86
270 CDB 에서 OA로 conversion 하기 위한 질문입니다.

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Cadence virtuoso EDA Tool 버전(..

김상헌 22.05.16 55
269 [답변] CDB 에서 OA로 conversion 하기 위한 질문입니다.

안녕하세요. IDEC 연구원 조인신입니다.     사용하고 있는 버전에서 cdb2..

조인신 22.05.17 73
268 삼성 28nm COB, Packaging 관련 문의

ESD에 매우 취약하다고 들었는데 혹시 해당 공정에선 COB 보단 Package를 많이 하는지 궁..

김중식 22.05.09 28
267 [답변] 삼성 28nm COB, Packaging 관련 문의

ESD 회로를 디자인 해서 설계 하시고, 칩이 나오면 COB 가 시간적으로는 매우 유리할 겁..

선혜승 22.05.10 46
266 [답변] Cadence auCdl 설정 방법 문의

ESD용)등을 나름 맞춰서 했다고 했는데... "property a" LVS error가 계속 발생해서 sche..

박재구 22.04.04 20
265 [답변] Cadence auCdl 설정 방법 문의

ESD용)등을 나름 맞춰서 했다고 했는데... "property a" LVS error가 계속 발생해서 sche..

조인신 22.04.05 72
264 28nm Mixed Design 에서 std cell을 인식하지 못하는 문제

ESDFFQ_X1M_A9TR 셀을 불러다가 ADE-L 을 이용해서 시뮬레이션 하는 과정에서 아래..

김수창 22.02.14 46
263 [답변] 28nm Mixed Design 에서 std cell을 인식하지 못하는 문제

ESDFFQ_X1M_A9TR 셀을 불러다가 ADE-L 을 이용해서 시뮬레이션 하는 과정에서 아래..

조인신 22.02.15 55
262 About top chip DRC Errors

ESD Errors  I want to know that if those density errors and ESD errors can be..

DO QUANG HUY 22.01.14 74
261 [답변] About top chip DRC Errors

ESD errors are commonly waived, known errors    Just write all erros do..

선혜승 22.01.14 265
260 ABOUT DRC density errors and ADE errors with calibre view

ESD cell. The cell consists of an "ESDegpfet" and an "ESDegnfet". When I removed ..

DO QUANG HUY 22.01.09 61
259 [답변] ABOUT DRC density errors and ADE errors with calibre view

ESD cell. The cell consists of an "ESDegpfet" and an "ESDegnfet". When I removed ..

선혜승 22.01.10 45
258 [답변] ABOUT DRC density errors and ADE errors with calibre view

ESD cell. The cell consists of an "ESDegpfet" and an "ESDegnfet". When I removed ..

DO QUANG HUY 22.01.10 22
257 [답변] ABOUT DRC density errors and ADE errors with calibre view

ESD cell. The cell consists of an "ESDegpfet" and an "ESDegnfet". When I removed ..

DO QUANG HUY 22.01.10 47
256 [답변] ABOUT DRC density errors and ADE errors with calibre view

ESD cell. The cell consists of an "ESDegpfet" and an "ESDegnfet". When I removed ..

선혜승 22.01.11 18
255 [답변] ABOUT DRC density errors and ADE errors with calibre view

ESD cell. The cell consists of an "ESDegpfet" and an "ESDegnfet". When I removed ..

DO QUANG HUY 22.01.11 87
254 아날로그 패드 DRC 관련하여 문의드립니다.

ESD01c ==> Non-salicided NFET width >= 320 GRESD600 ==> Non-sal..

엄소연 22.01.06 130
253 [답변] 아날로그 패드 DRC 관련하여 문의드립니다.

ESD, LUP 등의 에러는 SKIP 하세요   에러 사유서에 잘 적어주시면 됩니다&nb..

선혜승 22.01.07 334
252 MPW-2102회차 아날로그 패드 문의

안녕하세요. 카이스트 유회준 교수님 엄소연입니다.    MPW-2102회차 아날..

엄소연 22.01.05 89
1 ◀ 21 22 23 24 25 26 27 28 29 30 ▶ 37
자료실
  제목 작성자 작성일 조회
3 e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도

ESD) 키워드 : 수율

구재희 04.12.30 1044
2 e2l-아날로그 회로-CMOS Amplifier Design

ESD, I/O 설계) 교육방법 :● 이론 교육 후, 각각의 회로 해석 다음, 반드시 PSPICE 또..

구재희 04.12.30 1288
1 e2l-접적회로-CMOS 인버터 및 스위치

ESD 회로의 개요 및 설계 교육방법 : ● 이론 교육 후, 인버터의 DC 특성 및 스위칭 ..

구재희 04.12.30 1286
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - 논문 Measurement and Analysis of System-level ESD-induced Soft Failures o..

김진국 21.03.25 7
참여교수 성과 - 논문 An On-die Oscilloscope for System-Level ESD Noise Monitoring

김진국 21.03.25 3
참여교수 성과 - 논문 Measurement and Analysis of Statistical IC Operation Errors in a Mem..

김진국 21.03.25 3
참여교수 성과 - 논문 Measurement and Analysis of System-Level ESD-Induced Jitter in a Del..

김진국 21.03.25 4
참여교수 성과 - IP SCR-based ESD protection device with high holding voltage using segm..

ESD protection device with high holding voltage using segment topology for 150V app..

구용서 21.02.23 150
참여교수 성과 - IP SCR-based ESD protection device with high holding voltage using N-dr..

ESD protection device with high holding voltage using N-drift region for 120V appli..

구용서 21.02.23 24
참여교수 성과 - IP NMOSFET-based ESD protection device with improved snapback using gat..

ESD protection device with improved snapback using gate body floating technology fo..

구용서 21.02.23 32
참여교수 성과 - IP A Gate-Body Floating NMOSFET with high holding voltage for High volt..

A Gate-Body Floating NMOSFET with high holding voltage for High voltage ESD protect..

구용서 21.02.23 49
참여교수 성과 - IP A SCR based ESD Protection device with Dual-Directional using N-brid..

ESD Protection device with Dual-Directional using N-bridge region in 0.18 hynix pro..

구용서 21.02.23 28
참여교수 성과 - IP A SCR based ESD Protection device with Dual-Directional and improved..

ESD Protection device with Dual-Directional and improved snapback performance in 0...

구용서 21.02.23 14
참여교수 성과 - IP A Dual Directional GBFNMOS based ESD Protection device with high hol..

ESD Protection device with high holding voltage in 0.18 Hynix BCD Process

구용서 21.02.23 16
참여교수 성과 - IP Dual Directional SCR based ESD Protection circuit with gate-biasing ..

ESD Protection circuit with gate-biasing using skhynix 0.18um process

구용서 21.02.23 9
참여교수 성과 - IP SCR based ESD Protection circuit with floating well region technolog..

ESD Protection circuit with floating well region technology using skhynix 0.18um pr..

구용서 21.02.23 12
참여교수 성과 - IP SCR based ESD Protection circuit with additional implant using skhyn..

ESD Protection circuit with additional implant using skhynix 0.18um process

구용서 21.02.23 8
참여교수 성과 - IP SCR based ESD Protection circuit with additional NPN path using skhy..

ESD Protection circuit with additional NPN path using skhynix 0.18um process

구용서 21.02.23 34
참여교수 성과 - 논문 ESD 방전 모드 특성을 고려한 양방향 SCR의 홀딩 및 온-저항 특성 개선에..

구용서 21.02.17 4
참여교수 성과 - 논문 SCR 기반 새로운 ESD 보호회로의 전기적 특성에 관한 연구

구용서 21.02.17 4
참여교수 성과 - 논문 낮은 트리거 및 높은 홀딩전압을 지닌 양방향 ESD 보호소자에 관한 연구

구용서 21.02.17 5
참여교수 성과 - 논문 높은 Holding Voltage 및 All-Direction 특성을 갖는 SCR 기반의 ESD 보..

구용서 21.02.17 3
참여교수 성과 - 논문 높은 감내특성과 낮은 트리거 전압을 지닌 ESD 보호소자에 관한 연구

구용서 21.02.17 3
1 2 3 4