반도체설계교육센터

VOD

	제목	강사정보	등록일
1	(2014) ESD 보호회로 기술	구용서 교수 (단국대학교)	2015.11.23

교육자료

	제목	작성자	작성일	조회
1	[성균관대 캠퍼스] Analog IC 를 위한 ESD 보호 전략	김성진	18.10.24	994

질문/답변

	제목	작성자	작성일	조회
211	[답변] SS28 DRC 관련 질문 ESD 나 diode 추가하는 방법이 있는데 SS28 공정에서는 diode 를 쓸 수 있는 것이 없는 ..	조인신	21.07.13	646
210	[답변] ss28-2101회차 Layout관련 문의 IDEC 선혜승입니다 지금까지는 게이트 관련한 에..	선혜승	21.07.13	125
209	[답변] ss28-2101회차 TOP view DRC 에러 문의 ESD 가 있는 rule 은 PAD 와 사이에 ESD 소자들이 있어야 한다는 것인데 ESD 를 사용하지..	조인신	21.07.09	106
208	[답변] DRC 오류 관련 ESD 를 만들어 연결하거나 해결이 어려우면 waive 해도 됩니다. ..	조인신	21.07.07	40
207	[답변] ss 28nm LVS 문제 ESD01_warning에 대해서도 궁금합니다. ESD 관련한 에러는 나중에 탑에서 잡아도 문제없..	손민정	21.06.23	79
206	[답변] ss 28nm LVS 문제 ESD01_warning에 대해서도 궁금합니다. ESD 관련한 에러는 나중에 탑에서 잡아도 문제없..	조인신	21.06.23	55
205	[답변] ss 28nm LVS 문제 ESD01_warning에 대해서도 궁금합니다. ESD 관련한 에러는 나중에 탑에서 잡아도 문제없..	손민정	21.06.23	38
204	[답변] ss 28nm LVS 문제 ESD01_warning에 대해서도 궁금합니다. ESD 관련한 에러는 나중에 탑에서 잡아도 문제없..	조인신	21.06.23	80
203	[답변] ss 28nm LVS 문제 ESD01_warning에 대해서도 궁금합니다. ESD 관련한 에러는 나중에 탑에서 잡아도 문제없..	손민정	21.06.24	62
202	[답변] ss 28nm LVS 문제 ESD01_warning에 대해서도 궁금합니다. ESD 관련한 에러는 나중에 탑에서 잡아도 문제없..	조인신	21.06.25	44
201	[답변] ss 28nm LVS 문제 ESD01_warning에 대해서도 궁금합니다. ESD 관련한 에러는 나중에 탑에서 잡아도 문제없..	손민정	21.07.01	23
200	[답변] ss 28nm LVS 문제 ESD01_warning에 대해서도 궁금합니다. ESD 관련한 에러는 나중에 탑에서 잡아도 문제없..	조인신	21.07.01	23
199	[답변] ss 28nm LVS 문제 ESD01_warning에 대해서도 궁금합니다. ESD 관련한 에러는 나중에 탑에서 잡아도 문제없..	손민정	21.07.01	17
198	[답변] ss 28nm LVS 문제 ESD01_warning에 대해서도 궁금합니다. ESD 관련한 에러는 나중에 탑에서 잡아도 문제없..	조인신	21.07.01	23
197	[답변] ss 28nm LVS 문제 ESD01_warning에 대해서도 궁금합니다. ESD 관련한 에러는 나중에 탑에서 잡아도 문제없..	손민정	21.07.02	75
196	[답변] ss 28nm LVS 문제 ESD01_warning에 대해서도 궁금합니다. ESD 관련한 에러는 나중에 탑에서 잡아도 문제없..	조인신	21.07.02	49
195	[답변] ss 28nm LVS 문제 ESD01_warning에 대해서도 궁금합니다. ESD 관련한 에러는 나중에 탑에서 잡아도 문제없..	조인신	21.07.02	36
194	[답변] ss 28nm LVS 문제 ESD01_warning에 대해서도 궁금합니다. ESD 관련한 에러는 나중에 탑에서 잡아도 문제없..	손민정	21.07.02	64
193	[답변] ss 28nm LVS 문제 ESD01_warning에 대해서도 궁금합니다. ESD 관련한 에러는 나중에 탑에서 잡아도 문제없..	손민정	21.07.02	59
192	[답변] ss 28nm LVS 문제 ESD01_warning에 대해서도 궁금합니다. ESD 관련한 에러는 나중에 탑에서 잡아도 문제없..	손민정	21.07.02	64

1 ◀ 21 22 23 24 25 26 27 28 29 30 ▶ 37

자료실

	제목	작성자	작성일	조회
3	e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도 ESD) 키워드 : 수율	구재희	04.12.30	1044
2	e2l-아날로그 회로-CMOS Amplifier Design ESD, I/O 설계) 교육방법 :● 이론 교육 후, 각각의 회로 해석 다음, 반드시 PSPICE 또..	구재희	04.12.30	1288
1	e2l-접적회로-CMOS 인버터 및 스위치 ESD 회로의 개요 및 설계 교육방법 : ● 이론 교육 후, 인버터의 DC 특성 및 스위칭 ..	구재희	04.12.30	1286

기타 게시판

구분	제목	작성자	작성일	조회
참여교수 성과 - 논문	Measurement and Analysis of System-level ESD-induced Soft Failures o..	김진국	21.03.25	7
참여교수 성과 - 논문	An On-die Oscilloscope for System-Level ESD Noise Monitoring	김진국	21.03.25	3
참여교수 성과 - 논문	Measurement and Analysis of Statistical IC Operation Errors in a Mem..	김진국	21.03.25	3
참여교수 성과 - 논문	Measurement and Analysis of System-Level ESD-Induced Jitter in a Del..	김진국	21.03.25	4
참여교수 성과 - IP	SCR-based ESD protection device with high holding voltage using segm.. ESD protection device with high holding voltage using segment topology for 150V app..	구용서	21.02.23	150
참여교수 성과 - IP	SCR-based ESD protection device with high holding voltage using N-dr.. ESD protection device with high holding voltage using N-drift region for 120V appli..	구용서	21.02.23	24
참여교수 성과 - IP	NMOSFET-based ESD protection device with improved snapback using gat.. ESD protection device with improved snapback using gate body floating technology fo..	구용서	21.02.23	32
참여교수 성과 - IP	A Gate-Body Floating NMOSFET with high holding voltage for High volt.. A Gate-Body Floating NMOSFET with high holding voltage for High voltage ESD protect..	구용서	21.02.23	49
참여교수 성과 - IP	A SCR based ESD Protection device with Dual-Directional using N-brid.. ESD Protection device with Dual-Directional using N-bridge region in 0.18 hynix pro..	구용서	21.02.23	28
참여교수 성과 - IP	A SCR based ESD Protection device with Dual-Directional and improved.. ESD Protection device with Dual-Directional and improved snapback performance in 0...	구용서	21.02.23	14
참여교수 성과 - IP	A Dual Directional GBFNMOS based ESD Protection device with high hol.. ESD Protection device with high holding voltage in 0.18 Hynix BCD Process	구용서	21.02.23	16
참여교수 성과 - IP	Dual Directional SCR based ESD Protection circuit with gate-biasing .. ESD Protection circuit with gate-biasing using skhynix 0.18um process	구용서	21.02.23	9
참여교수 성과 - IP	SCR based ESD Protection circuit with floating well region technolog.. ESD Protection circuit with floating well region technology using skhynix 0.18um pr..	구용서	21.02.23	12
참여교수 성과 - IP	SCR based ESD Protection circuit with additional implant using skhyn.. ESD Protection circuit with additional implant using skhynix 0.18um process	구용서	21.02.23	8
참여교수 성과 - IP	SCR based ESD Protection circuit with additional NPN path using skhy.. ESD Protection circuit with additional NPN path using skhynix 0.18um process	구용서	21.02.23	34
참여교수 성과 - 논문	ESD 방전 모드 특성을 고려한 양방향 SCR의 홀딩 및 온-저항 특성 개선에..	구용서	21.02.17	4
참여교수 성과 - 논문	SCR 기반 새로운 ESD 보호회로의 전기적 특성에 관한 연구	구용서	21.02.17	4
참여교수 성과 - 논문	낮은 트리거 및 높은 홀딩전압을 지닌 양방향 ESD 보호소자에 관한 연구	구용서	21.02.17	5
참여교수 성과 - 논문	높은 Holding Voltage 및 All-Direction 특성을 갖는 SCR 기반의 ESD 보..	구용서	21.02.17	3
참여교수 성과 - 논문	높은 감내특성과 낮은 트리거 전압을 지닌 ESD 보호소자에 관한 연구	구용서	21.02.17	3

1 2 3 4