반도체설계교육센터

VOD

	제목	강사정보	등록일
1	(2014) ESD 보호회로 기술	구용서 교수 (단국대학교)	2015.11.23

교육자료

	제목	작성자	작성일	조회
1	[성균관대 캠퍼스] Analog IC 를 위한 ESD 보호 전략	김성진	18.10.24	994

질문/답변

	제목	작성자	작성일	조회
131	sentaurus code에 관련해서 문의드립니다. ESD 소자의 전기적 특성 구현을 목표로 하고 있습니다. 다만 항복현상 이후의 전기적 특..	우제욱	19.09.16	19
130	[답변] sentaurus code에 관련해서 문의드립니다. ESD 소자의 전기적 특성 구현을 목표로 하고 있습니다. 다만 항복현상 이후의 전기적 특..	석은주	19.09.17	10
129	Cadence ADE L 시뮬레이션 오류 질문드립니다. ESD high current failure at %f, simulator exited.", I1); $stop;<<--? en..	김하림	19.06.21	27
128	[답변] Cadence ADE L 시뮬레이션 오류 질문드립니다. ESD high current failure at %f, simulator exited.", I1); $stop;<<--? en..	조인신	19.06.21	50
127	bjt 사용 에러 관련문의 ESD를 만들려고 하는데 첨부파일과 같이 아무작동이 되지 않아서 문의드립니다. library..	김형민	19.06.03	28
126	[답변] bjt 사용 에러 관련문의 ESD를 만들려고 하는데 첨부파일과 같이 아무작동이 되지 않아서 문의드립니다. library..	조인신	19.06.03	19
125	Pad와 Dummy 관련 질문 ESD를 만들고 있는데 DRC에서 metal이 너무 크다는 error가 났습니다. &nb..	김형민	19.05.30	55
124	[답변] Pad와 Dummy 관련 질문 ESD를 만들고 있는데 DRC에서 metal이 너무 크다는 error가 났습니다. &nb..	조인신	19.05.30	67
123	[답변] [답변] [답변] mentor Xpedition 설치 방법 및 설치 결과 문의 ESDM.ix64.zip 만 설치를 진행헀다면 해당 폴더는 생성되지 않습니다. Tool ..	조인신	19.03.18	12
122	[DB180-1901] LVS 관련 문의드립니다 ESD PAD를 디자인 중입니다 (그림 1 첨부). Layout을 완성하고 DRC 및 LVS를 체크..	박인호	19.02.28	77
121	[답변] [DB180-1901] LVS 관련 문의드립니다 ESD PAD를 디자인 중입니다 (그림 1 첨부). Layout을 완성하고 DRC 및 LVS를 체크..	조인신	19.02.28	32
120	[답변] [답변] [DB180-1901] LVS 관련 문의드립니다 ESD PAD를 디자인 중입니다 (그림 1 첨부). Layout을 완성하고 DRC 및 LVS를 체크..	박인호	19.02.28	26
119	[답변] [답변] [답변] [DB180-1901] LVS 관련 문의드립니다 ESD 소자가 아닌 기본적인 nch 나 pch 가 하나도 없어서 warning 이 발생하는 ..	조인신	19.02.28	78
118	DRC error LU LV 대처 (D180-1801회) 추가 질문 ESD 소자를 PAD 에 달아줘서 해결하면 됩니다.또한 소자의 간격도 조절해..	김소영	18.11.28	49
117	[답변] DRC error LU LV 대처 (D180-1801회) 추가 질문 ESD 소자를 PAD 에 달아줘서 해결하면 됩니다.또한 소자의 간격도 조절해..	조인신	18.11.29	90
116	[답변] D180-1803 관련 ESD 를 연결하여 해결해 보시기 바랍니다. [전인호]님의 글 ==================..	조인신	18.11.28	59
115	[매그나칩반도체/SK하이닉스 180nm] ESD 관련 문의 입니다. ESD를 diode를 사용하려고 합니다. ndio_tk33 소자를 사용할 때 어떤 메탈을 연..	김민구	18.11.26	32
114	[답변] [매그나칩반도체/SK하이닉스 180nm] ESD 관련 문의 입니다. ESD를 diode를 사용하려고 합니다. ndio_tk33 소자를 사용할 때 어떤 메탈을 연..	조인신	18.11.26	45
113	virtuoso 환경변수 설정 질문 ESDL 폴더가 추가 하드 마운트한 위치인데 그에 의해 환경변수 설정에 문제가 있을 수 있..	서원우	18.10.02	27
112	[답변] virtuoso 환경변수 설정 질문 ESDL 폴더의 권한에 대해서도 확인해 보시기 바랍니다. 사용자 계정에서 위 폴더의..	조인신	18.10.04	16

1 ◀ 31 32 33 34 35 36 37

자료실

	제목	작성자	작성일	조회
3	e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도 ESD) 키워드 : 수율	구재희	04.12.30	1044
2	e2l-아날로그 회로-CMOS Amplifier Design ESD, I/O 설계) 교육방법 :● 이론 교육 후, 각각의 회로 해석 다음, 반드시 PSPICE 또..	구재희	04.12.30	1288
1	e2l-접적회로-CMOS 인버터 및 스위치 ESD 회로의 개요 및 설계 교육방법 : ● 이론 교육 후, 인버터의 DC 특성 및 스위칭 ..	구재희	04.12.30	1286

기타 게시판

구분	제목	작성자	작성일	조회
참여교수 성과 - 논문	Measurement and Analysis of System-level ESD-induced Soft Failures o..	김진국	21.03.25	7
참여교수 성과 - 논문	An On-die Oscilloscope for System-Level ESD Noise Monitoring	김진국	21.03.25	3
참여교수 성과 - 논문	Measurement and Analysis of Statistical IC Operation Errors in a Mem..	김진국	21.03.25	3
참여교수 성과 - 논문	Measurement and Analysis of System-Level ESD-Induced Jitter in a Del..	김진국	21.03.25	4
참여교수 성과 - IP	SCR-based ESD protection device with high holding voltage using segm.. ESD protection device with high holding voltage using segment topology for 150V app..	구용서	21.02.23	150
참여교수 성과 - IP	SCR-based ESD protection device with high holding voltage using N-dr.. ESD protection device with high holding voltage using N-drift region for 120V appli..	구용서	21.02.23	24
참여교수 성과 - IP	NMOSFET-based ESD protection device with improved snapback using gat.. ESD protection device with improved snapback using gate body floating technology fo..	구용서	21.02.23	32
참여교수 성과 - IP	A Gate-Body Floating NMOSFET with high holding voltage for High volt.. A Gate-Body Floating NMOSFET with high holding voltage for High voltage ESD protect..	구용서	21.02.23	49
참여교수 성과 - IP	A SCR based ESD Protection device with Dual-Directional using N-brid.. ESD Protection device with Dual-Directional using N-bridge region in 0.18 hynix pro..	구용서	21.02.23	28
참여교수 성과 - IP	A SCR based ESD Protection device with Dual-Directional and improved.. ESD Protection device with Dual-Directional and improved snapback performance in 0...	구용서	21.02.23	14
참여교수 성과 - IP	A Dual Directional GBFNMOS based ESD Protection device with high hol.. ESD Protection device with high holding voltage in 0.18 Hynix BCD Process	구용서	21.02.23	16
참여교수 성과 - IP	Dual Directional SCR based ESD Protection circuit with gate-biasing .. ESD Protection circuit with gate-biasing using skhynix 0.18um process	구용서	21.02.23	9
참여교수 성과 - IP	SCR based ESD Protection circuit with floating well region technolog.. ESD Protection circuit with floating well region technology using skhynix 0.18um pr..	구용서	21.02.23	12
참여교수 성과 - IP	SCR based ESD Protection circuit with additional implant using skhyn.. ESD Protection circuit with additional implant using skhynix 0.18um process	구용서	21.02.23	8
참여교수 성과 - IP	SCR based ESD Protection circuit with additional NPN path using skhy.. ESD Protection circuit with additional NPN path using skhynix 0.18um process	구용서	21.02.23	34
참여교수 성과 - 논문	ESD 방전 모드 특성을 고려한 양방향 SCR의 홀딩 및 온-저항 특성 개선에..	구용서	21.02.17	4
참여교수 성과 - 논문	SCR 기반 새로운 ESD 보호회로의 전기적 특성에 관한 연구	구용서	21.02.17	4
참여교수 성과 - 논문	낮은 트리거 및 높은 홀딩전압을 지닌 양방향 ESD 보호소자에 관한 연구	구용서	21.02.17	5
참여교수 성과 - 논문	높은 Holding Voltage 및 All-Direction 특성을 갖는 SCR 기반의 ESD 보..	구용서	21.02.17	3
참여교수 성과 - 논문	높은 감내특성과 낮은 트리거 전압을 지닌 ESD 보호소자에 관한 연구	구용서	21.02.17	3

1 2 3 4