통합검색

ESDL 권한 chmod -R 777로 열고 setenv 로 환경변수 설정 확인 하였는데 여전히 virtuos..

ESDL 권한 chmod -R 777로 열고 setenv 로 환경변수 설정 확인 하였는데 여전히 virtuos..

  IDEC 선혜승입니다    제가 모든 에러를 다 외우고 있는 것이 아니..

안녕하세요.   제공받은 I/O library를 사용하기 위해 netlist를 import하는 과정..

안녕하세요. IDEC 연구원 조인신입니다.   netlist 를 보면   MU112/M_U7 ..

답변 감사드립니다!   제가 외부 라이브러리(PAD library)를 제공받아서 사용하는..

전화상으로 말씀 드렸습니다.   [김태형 ]님의글 ==============================..

ms180 공정을 문의하신 것으로 생각하고 말씀드립니다.    패드의 경우 아날..

import 는 첨부파일을 참고 하시길 바랍니다.  ICC 를 사용하지 않을 경우 패드를 ..

그렇다면 기본적으로 제공하는 ESD회로는 따로 없는건가요?     [김연태 ]..

ESD방지용으로 사용하고 있는데 그 내부의 저항을 MOS로 사용하면, ESD 방지에 지장은 있..

ESD 소자(nch_tn_nsi) 와 저항(rdhpo_ns) 를 연결해서 구성을 했는데 ESD 소자에 ..

ESD 를 설계할 때 pch_tk33_nsi, nch_tk33_nsi, pch_tk33_nsi2, nch_tk33_nsi2 과 같은 ..

ESD 를 설계할 때 pch_tk33_nsi, nch_tk33_nsi, pch_tk33_nsi2, nch_tk33_nsi2 과 같은 ..

ESD 에러들은 모두 waive 가능합니다 많이들 waive 하고 있습니다     ..

ESD 종류의 에러가 발생을 해서 이에 대해서 알고 싶어서 문의드립니다. GRESDPMSBLK와 ..

ESD 종류의 에러, GR134a 를 제외하고 총 3가지의 drc error가 추가적으로 뜨는데 이에 ..

ESD 종류의 에러, GR134a 를 제외하고 총 3가지의 drc error가 추가적으로 뜨는데 이에 ..

ESD MOS 나 Diode 또는 Buffer 등을 PAD 와 mos 중간에 넣어서 해결을 하는데 만약 이 ..

ESD회로가 없으면 아예 통과가 안되는 것인가요? 충분히 메탈을 얇게 하고 짧게 라우팅한..

ESD) 키워드 : 수율

ESD, I/O 설계) 교육방법 :● 이론 교육 후, 각각의 회로 해석 다음, 반드시 PSPICE 또..

ESD 회로의 개요 및 설계 교육방법 : ● 이론 교육 후, 인버터의 DC 특성 및 스위칭 ..

ESD protection device with high holding voltage using segment topology for 150V app..

ESD protection device with high holding voltage using N-drift region for 120V appli..

ESD protection device with improved snapback using gate body floating technology fo..

A Gate-Body Floating NMOSFET with high holding voltage for High voltage ESD protect..

ESD Protection device with Dual-Directional using N-bridge region in 0.18 hynix pro..

ESD Protection device with Dual-Directional and improved snapback performance in 0...

ESD Protection device with high holding voltage in 0.18 Hynix BCD Process

ESD Protection circuit with gate-biasing using skhynix 0.18um process

ESD Protection circuit with floating well region technology using skhynix 0.18um pr..

ESD Protection circuit with additional implant using skhynix 0.18um process

ESD Protection circuit with additional NPN path using skhynix 0.18um process