반도체설계교육센터

VOD

	제목	강사정보	등록일
1	(2014) ESD 보호회로 기술	구용서 교수 (단국대학교)	2015.11.23

교육자료

	제목	작성자	작성일	조회
1	[성균관대 캠퍼스] Analog IC 를 위한 ESD 보호 전략	김성진	18.10.24	994

질문/답변

	제목	작성자	작성일	조회
71	[답변] SS65n 공정 DRC 에러 문의 ESD 소자(ESD diode 등)는 사용하지 않습니다. (성능에 영향을 주므로...) 위..	임주환	16.12.13	27
70	[답변] [답변] SS65n 공정 DRC 에러 문의 ESD 소자(ESD diode 등)는 사용하지 않습니다. (성능에 영향을 주므로...) 위..	선혜승	16.12.13	26
69	[답변] [답변] [답변] SS65n 공정 DRC 에러 문의 ESD 소자(ESD diode 등)는 사용하지 않습니다. (성능에 영향을 주므로...) 위..	임주환	16.12.13	19
68	[답변] [답변] [답변] [답변] SS65n 공정 DRC 에러 문의 ESD 소자(ESD diode 등)는 사용하지 않습니다. (성능에 영향을 주므로...) 위..	선혜승	16.12.13	52
67	삼성 65nm 공정 질문 ESD error) 다른 분들이 질문하신 글들을 조금 봤는데, ESD 관련 에러는 waive ..	임주환	16.11.25	64
66	[답변] 삼성 65nm 공정 질문 ESD 문제는 무시가 가능합니다 VNC 에러도 많이들 WAIVE 하는 에러입니다 ..	선혜승	16.11.25	147
65	MPW관련하여 문의드립니다. ESD를 ggNmos를 사용하려고 하는데, ESD design rule pdf파일 15page의 Device Lsit(파일..	임일영	16.11.18	20
64	[답변] MPW관련하여 문의드립니다. ESD를 ggNmos를 사용하려고 하는데, ESD design rule pdf파일 15page의 Device Lsit(파일..	김연태	16.11.18	29
63	[MPW] magna180공정으로 layout하는중에 질문드립니다. ESD) 라이브러리를 제공하나요? 없다면 직접 그려야 되는것인지 알고싶습니다. ..	임일영	16.11.17	40
62	[답변] [MPW] magna180공정으로 layout하는중에 질문드립니다. ESD) 라이브러리를 제공하나요? 없다면 직접 그려야 되는것인지 알고싶습니다. ..	김연태	16.11.17	36
61	[답변] [답변] [MPW] magna180공정으로 layout하는중에 질문드립니다. ESD) 라이브러리를 제공하나요? 없다면 직접 그려야 되는것인지 알고싶습니다. ..	임일영	16.11.17	6
60	[답변] [답변] [답변] [MPW] magna180공정으로 layout하는중에 질문드립니다. ESD) 라이브러리를 제공하나요? 없다면 직접 그려야 되는것인지 알고싶습니다. ..	김연태	16.11.17	31
59	[공배선] 삼성 65nm DRC 관련 문의드립니다. ESD10a_SEC 에러를 어떻게 해야하는지에 대해서 문의드리고자 합니다. (n+ connected to..	정재승	16.10.17	19
58	[답변] 삼성 65nm DRC 관련 문의드립니다. ESD10a_SEC 에러를 어떻게 해야하는지에 대해서 문의드리고자 합니다. (n+ connected to..	선혜승	16.10.17	39
57	[답변] 삼성 65nm DRC 관련하여 질문 드립니다 ESDCDM25_SEC 인가 보네요 pad ESD 에러입니다 ESD 소자의 gate 크기를 ..	선혜승	16.10.13	54
56	[유창식] 삼성 65nm MPW 관련하여 질문 드립니다. ESD 보호 회로와 관련하여 질문 드렸을 때 PDK 문서를 참조하라는 답변을 받았습니다. P..	정민규	16.10.11	22
55	[답변] 삼성 65nm MPW 관련하여 질문 드립니다. ESD Design Rules 과 8. Electrostatic Discharge (ESD) Protection 부분을 참고하시기 ..	조인신	16.10.11	40
54	[권구덕] 삼성 65nm DRC, LVS 관련 질문드립니다. 안녕하세요 강원대학교 권구덕 교수님 연구실입니다. pad작업 전에는 softchk e..	김신영	16.10.07	63
53	[답변] 삼성 65nm DRC, LVS 관련 질문드립니다. IDEC 선혜승입니다 PAD 나 CHIP Guardring 은 제외한 레벨에서 L..	선혜승	16.10.07	62
52	[답변] [답변] 삼성 65nm DRC, LVS 관련 질문드립니다. 답변 감사드립니다. min error 무시해서 공정사에서 자동으로 넣어주면, 빈 공..	김신영	16.10.07	33

1 ◀ 31 32 33 34 35 36 37

자료실

	제목	작성자	작성일	조회
3	e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도 ESD) 키워드 : 수율	구재희	04.12.30	1044
2	e2l-아날로그 회로-CMOS Amplifier Design ESD, I/O 설계) 교육방법 :● 이론 교육 후, 각각의 회로 해석 다음, 반드시 PSPICE 또..	구재희	04.12.30	1288
1	e2l-접적회로-CMOS 인버터 및 스위치 ESD 회로의 개요 및 설계 교육방법 : ● 이론 교육 후, 인버터의 DC 특성 및 스위칭 ..	구재희	04.12.30	1286

기타 게시판

구분	제목	작성자	작성일	조회
참여교수 성과 - 논문	Measurement and Analysis of System-level ESD-induced Soft Failures o..	김진국	21.03.25	7
참여교수 성과 - 논문	An On-die Oscilloscope for System-Level ESD Noise Monitoring	김진국	21.03.25	3
참여교수 성과 - 논문	Measurement and Analysis of Statistical IC Operation Errors in a Mem..	김진국	21.03.25	3
참여교수 성과 - 논문	Measurement and Analysis of System-Level ESD-Induced Jitter in a Del..	김진국	21.03.25	4
참여교수 성과 - IP	SCR-based ESD protection device with high holding voltage using segm.. ESD protection device with high holding voltage using segment topology for 150V app..	구용서	21.02.23	150
참여교수 성과 - IP	SCR-based ESD protection device with high holding voltage using N-dr.. ESD protection device with high holding voltage using N-drift region for 120V appli..	구용서	21.02.23	24
참여교수 성과 - IP	NMOSFET-based ESD protection device with improved snapback using gat.. ESD protection device with improved snapback using gate body floating technology fo..	구용서	21.02.23	32
참여교수 성과 - IP	A Gate-Body Floating NMOSFET with high holding voltage for High volt.. A Gate-Body Floating NMOSFET with high holding voltage for High voltage ESD protect..	구용서	21.02.23	49
참여교수 성과 - IP	A SCR based ESD Protection device with Dual-Directional using N-brid.. ESD Protection device with Dual-Directional using N-bridge region in 0.18 hynix pro..	구용서	21.02.23	28
참여교수 성과 - IP	A SCR based ESD Protection device with Dual-Directional and improved.. ESD Protection device with Dual-Directional and improved snapback performance in 0...	구용서	21.02.23	14
참여교수 성과 - IP	A Dual Directional GBFNMOS based ESD Protection device with high hol.. ESD Protection device with high holding voltage in 0.18 Hynix BCD Process	구용서	21.02.23	16
참여교수 성과 - IP	Dual Directional SCR based ESD Protection circuit with gate-biasing .. ESD Protection circuit with gate-biasing using skhynix 0.18um process	구용서	21.02.23	9
참여교수 성과 - IP	SCR based ESD Protection circuit with floating well region technolog.. ESD Protection circuit with floating well region technology using skhynix 0.18um pr..	구용서	21.02.23	12
참여교수 성과 - IP	SCR based ESD Protection circuit with additional implant using skhyn.. ESD Protection circuit with additional implant using skhynix 0.18um process	구용서	21.02.23	8
참여교수 성과 - IP	SCR based ESD Protection circuit with additional NPN path using skhy.. ESD Protection circuit with additional NPN path using skhynix 0.18um process	구용서	21.02.23	34
참여교수 성과 - 논문	ESD 방전 모드 특성을 고려한 양방향 SCR의 홀딩 및 온-저항 특성 개선에..	구용서	21.02.17	4
참여교수 성과 - 논문	SCR 기반 새로운 ESD 보호회로의 전기적 특성에 관한 연구	구용서	21.02.17	4
참여교수 성과 - 논문	낮은 트리거 및 높은 홀딩전압을 지닌 양방향 ESD 보호소자에 관한 연구	구용서	21.02.17	5
참여교수 성과 - 논문	높은 Holding Voltage 및 All-Direction 특성을 갖는 SCR 기반의 ESD 보..	구용서	21.02.17	3
참여교수 성과 - 논문	높은 감내특성과 낮은 트리거 전압을 지닌 ESD 보호소자에 관한 연구	구용서	21.02.17	3

1 2 3 4