반도체설계교육센터

VOD

	제목	강사정보	등록일
1	(2014) ESD 보호회로 기술	구용서 교수 (단국대학교)	2015.11.23

교육자료

	제목	작성자	작성일	조회
1	[성균관대 캠퍼스] Analog IC 를 위한 ESD 보호 전략	김성진	18.10.24	994

질문/답변

	제목	작성자	작성일	조회
51	[답변] [답변] [답변] 삼성 65nm DRC, LVS 관련 질문드립니다. ESD 도 waive 가 가능합니다 134a 는 원하신다면 waive 가능합니다 999, G..	선혜승	16.10.07	145
50	[답변] 삼성 65nm mpw 관련 질문드립니다. ESD01_warning 등의 에러가 나오는데 모두 무시가 가능합니다 패..	선혜승	16.09.27	104
49	[답변] [답변] 삼성 65nm mpw 관련 질문드립니다. ESD01_warning 등의 에러가 나오는데 모두 무시가 가능합니다 패..	김신영	16.09.27	66
48	[답변] [답변] [답변] 삼성 65nm mpw 관련 질문드립니다. ESD01_warning 등의 에러가 나오는데 모두 무시가 가능합니다 패..	선혜승	16.09.28	174
47	[답변] 삼성 공정 관련 질문입니다. IDEC 선혜승입니다 GR953 은 NO PAD connection 이라 무시가능&n..	선혜승	16.07.31	128
46	[문용] 삼성65nm DRC 에러 ESD01_warning 정확하게 어떠한 에러인지 모르겠습니다. 하지만 LVS PEX 둘다 ..	황영주	16.07.20	77
45	[답변] 삼성65nm DRC 에러 ESD01_warning 정확하게 어떠한 에러인지 모르겠습니다. 하지만 LVS PEX 둘다 ..	선혜승	16.07.20	60
44	[답변] [답변] 삼성65nm DRC 에러 ESD01_warning 정확하게 어떠한 에러인지 모르겠습니다. 하지만 LVS PEX 둘다 ..	황영주	16.07.20	30
43	[답변] [답변] [답변] 삼성65nm DRC 에러 ESD01_warning 정확하게 어떠한 에러인지 모르겠습니다. 하지만 LVS PEX 둘다 ..	선혜승	16.07.20	75
42	[제민규] PAD 관련 문의 ESD 기능이 포함된 셀인건가요? 아니라면 혹시 제공 받을 수 있는 건가요? ..	최봉식	16.07.07	33
41	[답변] PAD 관련 문의 ESD 기능은 포함되어 있지 않습니다. 설계자가 직접 제작하셔야 합니다. ..	김연태	16.07.11	34
40	[염정열] 매그나칩 180nm 공정 PAD에 대해 문의드립니다. ESD 기능도 따로 제공되지는 않고 필요할 경우 만들어서 써야하는건가요? 감사..	이용석	16.07.05	31
39	[답변] 매그나칩 180nm 공정 PAD에 대해 문의드립니다. ESD 는 포함되 있지 않습니다. 설계자가 구성하셔야 합니다. ..	김연태	16.07.06	60
38	MPW 매그나칩/SK하이닉스 180nm 공정 ESD를 사용할 수 없게 됩니다. 다이오드를 사용할 수 있는 방법이 있다면 알려주세요. ..	종효뢰	16.04.21	5
37	[답변] MPW 매그나칩/SK하이닉스 180nm 공정 ESD를 사용할 수 없게 됩니다. 다이오드를 사용할 수 있는 방법이 있다면 알려주세요. ..	조인신	16.04.21	6
36	[답변] [답변] MPW 매그나칩/SK하이닉스 180nm 공정 ESD를 사용할 수 없게 됩니다. 다이오드를 사용할 수 있는 방법이 있다면 알려주세요. ..	김영석	16.04.21	9
35	CSiEDA 5.4 SE 설치에 관한 질문입니다. --EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : CSiEDA 5.4 SE EDA Tool ..	김태욱	15.11.17	61
34	[답변] CSiEDA 5.4 SE 설치에 관한 질문입니다. 안녕하세요.IDEC 연구원 조인신입니다. 문의 글에 첨부하신 내용을 보니 ID 를 LBK0..	조인신	15.11.18	19
33	[답변] CSiEDA 5.4 SE 설치에 관한 질문입니다. 안녕하세요.IDEC 연구원 조인신입니다. 현재 라이센스 서버를 확인해보..	조인신	15.11.18	34
32	[장래혁] Mentor university package ESDM.rhel4EE7.9.5_DOCS_ESDM.rhel4 OS 종류 및 버전 : Centos 6.5 --문의내용-- ..	백돈규	15.07.22	34

1 ◀ 31 32 33 34 35 36 37

자료실

	제목	작성자	작성일	조회
3	e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도 ESD) 키워드 : 수율	구재희	04.12.30	1044
2	e2l-아날로그 회로-CMOS Amplifier Design ESD, I/O 설계) 교육방법 :● 이론 교육 후, 각각의 회로 해석 다음, 반드시 PSPICE 또..	구재희	04.12.30	1288
1	e2l-접적회로-CMOS 인버터 및 스위치 ESD 회로의 개요 및 설계 교육방법 : ● 이론 교육 후, 인버터의 DC 특성 및 스위칭 ..	구재희	04.12.30	1286

기타 게시판

구분	제목	작성자	작성일	조회
참여교수 성과 - 논문	Measurement and Analysis of System-level ESD-induced Soft Failures o..	김진국	21.03.25	7
참여교수 성과 - 논문	An On-die Oscilloscope for System-Level ESD Noise Monitoring	김진국	21.03.25	3
참여교수 성과 - 논문	Measurement and Analysis of Statistical IC Operation Errors in a Mem..	김진국	21.03.25	3
참여교수 성과 - 논문	Measurement and Analysis of System-Level ESD-Induced Jitter in a Del..	김진국	21.03.25	4
참여교수 성과 - IP	SCR-based ESD protection device with high holding voltage using segm.. ESD protection device with high holding voltage using segment topology for 150V app..	구용서	21.02.23	150
참여교수 성과 - IP	SCR-based ESD protection device with high holding voltage using N-dr.. ESD protection device with high holding voltage using N-drift region for 120V appli..	구용서	21.02.23	24
참여교수 성과 - IP	NMOSFET-based ESD protection device with improved snapback using gat.. ESD protection device with improved snapback using gate body floating technology fo..	구용서	21.02.23	32
참여교수 성과 - IP	A Gate-Body Floating NMOSFET with high holding voltage for High volt.. A Gate-Body Floating NMOSFET with high holding voltage for High voltage ESD protect..	구용서	21.02.23	49
참여교수 성과 - IP	A SCR based ESD Protection device with Dual-Directional using N-brid.. ESD Protection device with Dual-Directional using N-bridge region in 0.18 hynix pro..	구용서	21.02.23	28
참여교수 성과 - IP	A SCR based ESD Protection device with Dual-Directional and improved.. ESD Protection device with Dual-Directional and improved snapback performance in 0...	구용서	21.02.23	14
참여교수 성과 - IP	A Dual Directional GBFNMOS based ESD Protection device with high hol.. ESD Protection device with high holding voltage in 0.18 Hynix BCD Process	구용서	21.02.23	16
참여교수 성과 - IP	Dual Directional SCR based ESD Protection circuit with gate-biasing .. ESD Protection circuit with gate-biasing using skhynix 0.18um process	구용서	21.02.23	9
참여교수 성과 - IP	SCR based ESD Protection circuit with floating well region technolog.. ESD Protection circuit with floating well region technology using skhynix 0.18um pr..	구용서	21.02.23	12
참여교수 성과 - IP	SCR based ESD Protection circuit with additional implant using skhyn.. ESD Protection circuit with additional implant using skhynix 0.18um process	구용서	21.02.23	8
참여교수 성과 - IP	SCR based ESD Protection circuit with additional NPN path using skhy.. ESD Protection circuit with additional NPN path using skhynix 0.18um process	구용서	21.02.23	34
참여교수 성과 - 논문	ESD 방전 모드 특성을 고려한 양방향 SCR의 홀딩 및 온-저항 특성 개선에..	구용서	21.02.17	4
참여교수 성과 - 논문	SCR 기반 새로운 ESD 보호회로의 전기적 특성에 관한 연구	구용서	21.02.17	4
참여교수 성과 - 논문	낮은 트리거 및 높은 홀딩전압을 지닌 양방향 ESD 보호소자에 관한 연구	구용서	21.02.17	5
참여교수 성과 - 논문	높은 Holding Voltage 및 All-Direction 특성을 갖는 SCR 기반의 ESD 보..	구용서	21.02.17	3
참여교수 성과 - 논문	높은 감내특성과 낮은 트리거 전압을 지닌 ESD 보호소자에 관한 연구	구용서	21.02.17	3

1 2 3 4