Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계
VOD
  제목 강사정보 등록일
1 (2014) ESD 보호회로 기술 구용서 교수 (단국대학교) 2015.11.23
교육자료
  제목 작성자 작성일 조회
1 [성균관대 캠퍼스] Analog IC 를 위한 ESD 보호 전략 김성진 18.10.24 994
질문/답변
  제목 작성자 작성일 조회
31 [답변] Mentor university package

ESDM.rhel4EE7.9.5_DOCS_ESDM.rhel4 OS 종류 및 버전 : Centos 6.5 --문의내용-- ..

조인신 15.07.23 36
30 [답변] cadence6 virtuoso관련 오류

안녕하세요.IDEC 연구원 조인신입니다. command not found 가 출력되는 원인은 환경..

조인신 15.07.01 118
29 cadence6 virtuoso관련 오류

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : cadence EDA Tool 버전(S..

성재현 15.07.01 92
28 [윤준보] MyCADpro 서버 라이센스 설치 관련

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : seloco사 MyCAD Pro EDA ..

윤준보 15.04.30 64
27 [답변] MyCADpro 서버 라이센스 설치 관련

 안녕하세요 문의 하신 내용에 회신 드립니다. 설치 방법에 문제가 있는 것이 ..

김창수 15.04.30 80
26 [김철우교수님] LVS 오류 메시지 관련 질문(MAGNA 0.18um)

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Calibre EDA Tool 버전(S..

송재근 15.04.25 243
25 [답변] LVS 오류 메시지 관련 질문(MAGNA 0.18um)

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변드립니다. MS 공정의 경우 ..

조인신 15.04.25 117
24 [답변] [답변] LVS 오류 메시지 관련 질문(MAGNA 0.18um)

 예 빠른 답변 감사합니다. 그 문제는 해결 되었습니다.추가적으로 질문이 있습니다..

송재근 15.04.29 44
23 [답변] [답변] [답변] LVS 오류 메시지 관련 질문(MAGNA 0.18um)

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변드립니다. calibre pex 후 ..

조인신 15.04.30 42
22 [답변] [답변] [답변] [답변] LVS 오류 메시지 관련 질문(MAGNA 0.18um)

 예 친절한 답변 감사합니다.1. Full_custom 설계 flow 교육 자료를 참고하던 중 문..

송재근 15.04.30 32
21 [답변] [답변] [답변] [답변] [답변] LVS 오류 메시지 관련 질문(MAGNA 0.18um)

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변드립니다. 1. calibre..

조인신 15.04.30 25
20 [답변] [답변] [답변] [답변] [답변] [답변] LVS 오류 메시지 관련 질문(MAGNA 0.18..

 예 답변 감사합니다.1.의 경우 schematic과 layout이 있는 cell에서 생성을 하긴 ..

송재근 15.04.30 33
19 [답변] [답변] [답변] [답변] [답변] [답변] [답변] LVS 오류 메시지 관련 질문(MAG..

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변드립니다. 기존의 caliview..

조인신 15.04.30 234
18 Magna 035um(MS35-1501) 관련 질문입니다.

ESD 제작에 다이오드를 사용하고 싶은데요 사용가능소자에는 다이오드가 안들어가있던데..

안세혁 15.04.20 31
17 [답변] Magna 035um(MS35-1501) 관련 질문입니다.

ESD 제작에 다이오드를 사용하고 싶은데요 사용가능소자에는 다이오드가 안들어가있던데..

조인신 15.04.20 44
16 [답변] [답변] mentor university package 관련 질문입니다.

  친절한 답변 감사드립니다. hostname 명령어로 이름을 확인 후./lmstat..

백세진 14.08.05 63
15 [답변] [답변] [답변] mentor university package 관련 질문입니다.

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변 드립니다. 해당 warning ..

조인신 14.08.05 17
14 [답변] [답변] [답변] [답변] mentor university package 관련 질문입니다.

 안녕하세요. 백세진입니다. 말씀하신 대로 저희는  tool 버전을 2..

백세진 14.08.05 365
13 [답변] [답변] [답변] [답변] [답변] mentor university package 관련 질문입니다.

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변 드립니다. 환경 설정 및 ..

조인신 14.08.05 484
12 Mentor - calibre tool 설치 관련 오류 질문드립니다.

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Mentor Calibre EDA Tool..

백세진 14.06.19 135
1 ◀ 31 32 33 34 35 36 37
자료실
  제목 작성자 작성일 조회
3 e2l-반도체공학-집적회로 설계 기술: 수율과 신뢰도

ESD) 키워드 : 수율

구재희 04.12.30 1044
2 e2l-아날로그 회로-CMOS Amplifier Design

ESD, I/O 설계) 교육방법 :● 이론 교육 후, 각각의 회로 해석 다음, 반드시 PSPICE 또..

구재희 04.12.30 1288
1 e2l-접적회로-CMOS 인버터 및 스위치

ESD 회로의 개요 및 설계 교육방법 : ● 이론 교육 후, 인버터의 DC 특성 및 스위칭 ..

구재희 04.12.30 1286
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - 논문 Measurement and Analysis of System-level ESD-induced Soft Failures o..

김진국 21.03.25 7
참여교수 성과 - 논문 An On-die Oscilloscope for System-Level ESD Noise Monitoring

김진국 21.03.25 3
참여교수 성과 - 논문 Measurement and Analysis of Statistical IC Operation Errors in a Mem..

김진국 21.03.25 3
참여교수 성과 - 논문 Measurement and Analysis of System-Level ESD-Induced Jitter in a Del..

김진국 21.03.25 4
참여교수 성과 - IP SCR-based ESD protection device with high holding voltage using segm..

ESD protection device with high holding voltage using segment topology for 150V app..

구용서 21.02.23 150
참여교수 성과 - IP SCR-based ESD protection device with high holding voltage using N-dr..

ESD protection device with high holding voltage using N-drift region for 120V appli..

구용서 21.02.23 24
참여교수 성과 - IP NMOSFET-based ESD protection device with improved snapback using gat..

ESD protection device with improved snapback using gate body floating technology fo..

구용서 21.02.23 32
참여교수 성과 - IP A Gate-Body Floating NMOSFET with high holding voltage for High volt..

A Gate-Body Floating NMOSFET with high holding voltage for High voltage ESD protect..

구용서 21.02.23 49
참여교수 성과 - IP A SCR based ESD Protection device with Dual-Directional using N-brid..

ESD Protection device with Dual-Directional using N-bridge region in 0.18 hynix pro..

구용서 21.02.23 28
참여교수 성과 - IP A SCR based ESD Protection device with Dual-Directional and improved..

ESD Protection device with Dual-Directional and improved snapback performance in 0...

구용서 21.02.23 14
참여교수 성과 - IP A Dual Directional GBFNMOS based ESD Protection device with high hol..

ESD Protection device with high holding voltage in 0.18 Hynix BCD Process

구용서 21.02.23 16
참여교수 성과 - IP Dual Directional SCR based ESD Protection circuit with gate-biasing ..

ESD Protection circuit with gate-biasing using skhynix 0.18um process

구용서 21.02.23 9
참여교수 성과 - IP SCR based ESD Protection circuit with floating well region technolog..

ESD Protection circuit with floating well region technology using skhynix 0.18um pr..

구용서 21.02.23 12
참여교수 성과 - IP SCR based ESD Protection circuit with additional implant using skhyn..

ESD Protection circuit with additional implant using skhynix 0.18um process

구용서 21.02.23 8
참여교수 성과 - IP SCR based ESD Protection circuit with additional NPN path using skhy..

ESD Protection circuit with additional NPN path using skhynix 0.18um process

구용서 21.02.23 34
참여교수 성과 - 논문 ESD 방전 모드 특성을 고려한 양방향 SCR의 홀딩 및 온-저항 특성 개선에..

구용서 21.02.17 4
참여교수 성과 - 논문 SCR 기반 새로운 ESD 보호회로의 전기적 특성에 관한 연구

구용서 21.02.17 4
참여교수 성과 - 논문 낮은 트리거 및 높은 홀딩전압을 지닌 양방향 ESD 보호소자에 관한 연구

구용서 21.02.17 5
참여교수 성과 - 논문 높은 Holding Voltage 및 All-Direction 특성을 갖는 SCR 기반의 ESD 보..

구용서 21.02.17 3
참여교수 성과 - 논문 높은 감내특성과 낮은 트리거 전압을 지닌 ESD 보호소자에 관한 연구

구용서 21.02.17 3
1 2 3 4