통합검색

 1.     어떤 break cell 을 보고 계신 것인지는 모르겠으나 모든 ..

   답변감사합니다. 추가적으로, 혹시 core의 vdd 의 break cell은 있는데,..

 core gnd 의 break cell 은 확인되지 않네요.  mixed 설계자라면 원하..

안녕하세요    성균관대학교 서문교교수님 연구실 박사과정 김재관 입니다.&..

 네 거리 이슈로 발생하는 에러는 waIVe 가능합니다.  제출 전에 저에게 메일..

안녕하세요. 단국대학교의 구남일입니다.   다름이 아니오라, T/O 마감을 진행하..

 GR942c 에러는 DV 레이어 안쪽에 VV 레이어가 있는 형태로는 waIVe 가 불가합니다...

안녕하세요. 세종대 구자현교수님 연구실 석사과정 윤성진입니다. LVT 소자로만 이루어..

 디자인 구성이 어떤 형태로 되어 있는지에 따라 다르게 접근해야 할 것 같습니다.&..

   해당 건은 조일선 선임께 메일로 직접 연락 하시면 답변 받으실 수 있습니..

답변 감사드립니다. PBNT_18이 power PAD가 아닌, signal PAD인 것으로 인지하고 있습니..

    패드 안에 level shift 기능이 들어가 있습니다.   만약 rage..

IVE[2:0])을 말씀드리는 것이 아닌, PBNT_18을 동작시키는 I/O power(VDDE1V8)를 1.2V ~..

IVE[2:0])을 말씀드리는 것이 아닌, PBNT_18을 동작시키는 I/O power(VDDE1V8)를 1.2V ~..

IVE[2:0])을 말씀드리는 것이 아닌, PBNT_18을 동작시키는 I/O power(VDDE1V8)를 1.2V ~..

IVE[2:0])을 말씀드리는 것이 아닌, PBNT_18을 동작시키는 I/O power(VDDE1V8)를 1.2V ~..

안녕하십니까. 저는 포항공과대학교 송호진 교수님 연구실 통합과정 전상철입니다. 다름..

idec에서 innovus 까지 모든 라이브러리 셋업을 진행하기에는 어려움이 있습니다.  ..

IVE[2:0] 등과 같은 신호들도 1.0V로 인가해줘도 동작에 문제가 없는지 질문드립니다. &..

IVE[2:0] 등과 같은 신호들도 1.0V로 인가해줘도 동작에 문제가 없는지 질문드립니다. &..

(소개글) AI반도체 설계 시 기존 디자인과는 복잡도나 연산구조에 있어 Manual로 PPA를 ..

IC Design Education Center(IDEC)   (Tool 활용법 공유) Caden..

MPW 칩을 테스트 하기 위한 환경이 부족함을 개선하기 위하여 최근 IDEC 에서 칩 테..

영문제목 : Low-Power Design 개요 : 키워드 : 저전력, Leakage, Switching ActIVit..

영문제목 : computer & semiconductor 개요 : ● Eniac부터 4004, Pentium chip까지 발..

영문제목 : Low-Power Design 개요 : ● 배터리 기술 ● 소자레벨 ● 회로 ● 구조 및 알고..

영문제목 : Embedded S/W Practice 개요 : 키워드 : Firmware, FPGA, Device drIVer..

영문제목 : Advanced Digital Logic Design Using VHDL 개요 : The main focus of this..

영문제목 : Advanced Digital Logic Design Using Verilog 개요 : The main focus of t..

영문제목 : Embedded S/W Practice 개요 : 2005년 정부의 임베디드 소프트웨어 지원 정..

영문제목 : Digital System Design with Verilog-HDL 개요 : ●· Verilog-HDL 에 대한 ..

영문제목 : The Principle of PLL / understand and Applications of PLL 개요 : 키..

영문제목 : Microelectronics 개요 : 본 강의 자료는 BJT 및 CMOS소자를 사용한 기본적..

영문제목 : The Principle of PLL / understand and Applications of PLL 개요 : ● 위..

영문제목 : Low power design 개요 : A multimedia commnication system usually invol..

영문제목 : DC motor drIVing by implementing ASM chart on Xilinx FPGA 개요 : Xilin..

영문제목 : Digital Integrated Circuit 개요 : Deep submicron 공정기술을 바탕으로 ..

IV, Integer linear programming-10/21 Partitioning I-10/26 Midterm examination-10/28..

영문제목 : CMOS RF 개요 : 키워드 : TransceIVer, LNA, mixer, VCO, frequency syn..

IC Design Education Center(IDEC)   Chip Design Contest 운영..

HEVC is the next generation international standard of video codec succeeding H.264...

이력서 작성 및 기술특강 무료세미나 반도체기술인협동조합에서는 반도체 산업의 활..

IC Design Education Center(IDEC)   [3월모집] IDEC MPW 설계..

IC Design Education Center(IDEC)   2018년 IDEC MPW 공정 및 ..

WirelessTransmitter and ReceIVer 설계 이론 및 공정 Class 개설 희망합니다. Permanen..

IC Design Education Center(IDEC)   2018년 IDEC MPW 공정 및 ..

  반도체 기업 취업전략 및 기술 특강 릴레이 세미나  반도체기술인 협..

  2017년 인공지능 반도체 워크샵 2017년 12월 1일(금) / 한국반도체산업협회 9층..

Plasma display device and drIVing method

IC Design Education Center (IDEC)   제25회 한국반도체학술대..

Automatic 128 channel De-skewing 4~9Gbps TransceIVer for GDDR4 BOST (Built-Out Self..

32Gbps Optical TransceIVer with VCSEL

Insert title here