Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계
VOD
  제목 강사정보 등록일
3 차세대 디바이스 회로 설계를 위한 mMWave PLL 설계 유상선 조교수 2021.03.09
2 차세대 IoT 시스템 통신을 위한 5G sub 6Ghz 및 mMWave용 PLL 설계 유상선 교수 2020.12.03
1 5G sub-6GHz and mMWave PLL 설계 유상선 조교수 평택대학교 2020.03.07
교육자료
  제목 작성자 작성일 조회
3 [성균관대 캠퍼스] EMX을 이용한 mMWave 어플리케이션용 On-Chip 수동소자모델링 교육 김성진 18.10.24 458
2 MWO & VSS를 이용한 Microwave Design 구재희 09.04.10 46
1 MWOFFICE 를 이용한 설계 기초/실습 구재희 02.01.15 187
질문/답변
  제목 작성자 작성일 조회
305 [답변] GPDK 설치 관련 문의 드립니다.

   안녕하세요.  cds.lib.oa22를 cds.lib로 이름을 수정하셔서 Tool 띄..

손정훈 23.12.22 83
304 [SF28] DRC 문의

안녕하십니까 경상국립대학교 손현우교수님 연구실 소속 우정민입니다.   SF28 ..

우정민 23.12.04 109
303 [답변] [SF28] DRC 문의

 1.   해당 에러는 PC 간격 문제로 방향을 바꾸지 않고는 해결하기 어렵..

김연태 23.12.05 54
302 [답변] [SF28] DRC 문의

확인 감사드립니다.   에러가 발생하는 2개 셀은, 위쪽 : C8T28SOI_LRP_CNHLSX54..

우정민 23.12.05 25
301 [답변] [SF28] DRC 문의

 C8T28SOI_LR_ANTPROTGVFILLERSNPW8  셀의 좌 우에 있는 셀들의 rotation 정보..

김연태 23.12.05 20
300 [답변] [SF28] DRC 문의

   C8T28SOI_LR_ANTPROTGVFILLERSNPW8 좌우 셀들은 동일하게 MX입니다  ..

우정민 23.12.05 17
299 [답변] [SF28] DRC 문의

1.   좌우에 있는 셀들의 종류도 알려 주시기 바랍니다.    2.  ..

김연태 23.12.05 19
298 [답변] [SF28] DRC 문의

왼쪽 셀 : C8T28SOI_LR_AOI22X2_P0, rotation : MX 오른쪽 셀 : C8T28SOI_LRP..

우정민 23.12.05 18
297 [답변] [SF28] DRC 문의

C8T28SOI_LR_ANTPROTGVFILLERNPW8  가 아닌  C8T28SOI_LR_ANTPROTGVFILLERSNP..

김연태 23.12.05 271
296 Custom Compiler layout 설계 시 DRC 및 테크파일 관련 질문드립니다.

안녕하세요 고려대학교 유현용교수님 연구실 이준혁입니다. Custom Compiler를 이용하여..

이준혁 23.11.28 39
295 [답변] Custom Compiler layout 설계 시 DRC 및 테크파일 관련 질문드립니다.

안녕하세요. IDEC 조인신입니다.     1. saed14nm_1p9m_MW.tf 는 mil..

조인신 23.11.29 15
294 [답변] Custom Compiler layout 설계 시 DRC 및 테크파일 관련 질문드립니다.

 안녕하세요 답변 감사합니다. 4번 질문에 관련해서 추가적으로 질문드릴게 있어 ..

이준혁 23.11.29 9
293 [답변] Custom Compiler layout 설계 시 DRC 및 테크파일 관련 질문드립니다.

Design kit 은 파운드리사에서 제작해서 제공하는 것입니다. (사용을 위해서는 계약을 ..

조인신 23.11.29 41
292 SF28공정 set_ignored_layers 관련 문의

안녕하세요 서울과학기술대학교 석사연구생 고광현입니다. DC 컴파일을 진행하는 중에 ..

고광현 23.10.29 17
291 [답변] SF28공정 set_ignored_layers 관련 문의

 DC 에서 합성하기 전에 아래와 같이 metal direction 정의 후에 진행 해 보시기 바..

김연태 23.10.31 32
290 [답변] ic compiler library 생성 문제 관련하여 문의드립니다.

MW 툴 설치 후 doc 폴더 내의 가이드 문서를 참고하여 진행하시기 바랍니다.  &nbs..

김연태 23.10.05 45
289 학부 수업용 EDA Tool 관련 문의

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Spectre, Virtuoso, Siemens ..

이동훈 23.09.04 38
288 [답변] 학부 수업용 EDA Tool 관련 문의

안녕하세요. IDEC 조인신입니다.     1) 네 가능합니다.  2) 네 문..

조인신 23.09.04 36
287 TCAD 데몬툴 실행오류 문의

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : EDA Tool 버전(SCL/LCU/MGLS 포함..

류승민 23.08.24 77
286 [답변] TCAD 데몬툴 실행오류 문의

안녕하세요. IDEC 조인신입니다.     서버가 두 대이면 hostname 및 IP 를..

조인신 23.08.28 22
1 2 3 4 5 6 7 8 9 10 ▶ 23
자료실
  제목 작성자 작성일 조회
2 e2l-디지털시스템-SoC용 Embedded S/W 실습

영문제목 : Embedded S/W Practice 개요 : 키워드 : FirMWare, FPGA, Device driver..

구재희 07.11.30 901
1 e2l-디지털시스템-SoC용 Embedded S/W 실습

영문제목 : Embedded S/W Practice 개요 : 2005년 정부의 임베디드 소프트웨어 지원 정..

구재희 05.09.20 926
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - 논문 A 1.35V 5.0Gb/s/pin GDDR5M with 5.4MW Standby Power and an Error-Ada..

김철우 14.09.17 18
참여교수 성과 - 논문 Self-Powered 30μW-to-10MW Piezoelectric Energy-Harvesting System wit..

김철우 14.09.17 19
참여교수 성과 - 논문 A 2.35MW 2GS/s 5Bit Folding Flash Analog to Digital Converter

이강윤 14.09.17 9
참여교수 성과 - 논문 A 5 Gbps 1.6 MW/G bps/CH Adaptive Crosstalk Cancellation Scheme With..

김이섭 14.09.15 8
참여교수 성과 - IP CDR

  - Supply voltage : 1.2V - Technology : 0.11um - Frequency Range..

범진욱 16.10.17 22
참여교수 성과 - IP 10bit_SS_ADC_CMOS Image Sensor

  - Power : 3.91MW - Supply : 1.8V - using the Dual CDS &mid..

범진욱 16.10.17 8
참여교수 성과 - 논문 A 2.3-MW, 5-Gb/s Low-Power Decision-Feedback Equalizer Receiver Fron..

김재하 14.09.04 197
참여교수 성과 - IP Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop

IP Name Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop IP..

김종선 15.09.05 107
참여교수 성과 - IP Multi-phase Fractional-ratio Frequency Multiplying Delay-Locked Loop

IP Name Multi-phase Fractional-ratio Frequency Multiplying Delay-Locked Loop IP V..

김종선 15.09.05 5
참여교수 성과 - IP All-digital Fractional-ratio Frequency Multiplying Delay-Locked Loop

An all-digital frequency multiplying delay-locked loop (FMDLL) that provides both p..

김종선 15.09.05 11
참여교수 성과 - 논문 A 8.7MW 5-Gb/s Clock and Data Recovery Circuit

강진구 14.09.03 10
참여교수 성과 - 논문 A 5-Gb/s 11.4MW Half-Rate CDR in 0.18?m CMOS

강진구 14.09.03 10
공지사항 [MPW]MPW(Multi-Project Wafer) 삼성 65nm 공정용 아날로그 셀 라이브러..

MWP) 칩 제작 지원, 반도체설계자동화(EDA) 툴 지원, 다양한 교육프로그램을 제공하면서 ..

이의숙 16.08.18 11074
참여교수 성과 - 논문 An 8.7-MW 7-Gb/s CMOS OEIC Receiver

최우영 14.09.03 38
공지사항 2016년 정기 EDA Tool 수요조사 (마감: 2015.12.04(금))

MWare가상 머신을 통해 Linux를 사용하는 연구실에서는 라이선스 신청시 Linux의 Nic ..

석은주 15.11.17 6614
참여교수 성과 - IP 6Gbps injection locked CDR

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

김철우 14.09.20 20
참여교수 성과 - IP Self-Powered 30μW to 10MW Piezoelectric Energy Harvesting System wit..

Category Analog & Mixed Signal > Others Description Piezoelectric (PE) tra..

김철우 14.09.20 15
공지사항 2015년 정기 EDA Tool 수요조사 (마감 2014.11.19(수))

MWare가상 머신을 통해 Linux를 사용하는 연구실에서는      ..

석은주 14.11.04 17084
참여교수 성과 - IP 2013SGDR85BDSM035 ADC

"반도체집적회로 A 3.1 V 21 MW 1.5 Bit Fourth-Order Double-Sampled Delta-Sigma ADC w..

안길초 14.09.03 12
참여교수 성과 - IP 2013SGDR90ADSM035 ADC

"반도체집적회로 A 0.48 MW 76.8 dB SNDR 20 kHz BW 2-1 MASH Delta-Sigma ADC : 2013SGD..

안길초 14.09.03 13
1 2 3 4 5 6 7 8 9 10 ▶ 11