통합검색

   답변 감사합니다. fifo, memory wrapper의 top 예제만 주목해서 봤었네요...

안녕하세요. IDEC 연구원 조인신입니다.   기본적으로 tool 에서 지원하는 물질..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : design compiler EDA Tool 버전(S..

  IDEC 선혜승입니다     Prime Time 인지   Prime P..

 답변 감사합니다.   먼저 질문하신 부분에 답변을 드리겠습니다.   ..

  IDEC 선혜승입니다     function sim>syn>formality >..

 충분한 설명 감사합니다. 답변 참고 해서 다시 시도해 보겠습니다.  ' 감..

답변 감사합니다.   이미 PE_16X16 짜리를 instance로 해서 design을 해두었습니..

  IDEC 선혜승입니다     아까 말씀드렸지만  컴파일을 에..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : SYNOPSYS Sentaurus TCAD EDA Too..

  전길수님 안녕하세요? IDEC 이경옥입니다.   해당 내용은 Synopsys사 측..

안녕하세요, KAIST 석사과정 김준수입니다. 저희는 지금 삼성 28nm 공정, TOP design에..

  IDEC 선혜승입니다  PNR 단계에서 타이밍에 아무런 이상이 없었는지 확인..

안녕하세요 세종대학교 정종완 교수님 연구실 학생 오성무입니다.  제가 sde로 만..

안녕하세요. IDEC 연구원 조인신입니다.     journal 파일은 sde 창에서&n..

 자세하게 알려주셔서 감사합니다.  알려주신대로 iNPUt file을 만들고 SDE c..

28번 라인의 내용을 확인해 보는 것이 좋을 것 같습니다. " 가 여러개 있는데 이게 맞는..

  28번 라인의 ""를 지우고 해봤는데 역시 동일합니다. 무엇이 문제일까요? &nbs..

이전에 첨부한 파일의 내용을 보면  sde:export-mesh-2d: wrong argument type str..

aucdl 이 무엇인지 부터 확인을 하시는 것이 좋을 듯 합니다. What Is auCdl and Why Do..

본 기술 발명에서는 별도의 보정방법 없이 설계 상 믹서 블록에서 발생할 수 있는 여러 ..

Single-INPUt Multi-Output Resonant Regulating Rectifier