통합검색

안녕하세요 KAIST 김주영 교수님 연구실 박사과정 양제입니다.   현재 삼성28nm ..

  IDEC 선혜승입니다     RTL 소스 수정없이  vss 라인을 ..

  안녕하세요 KAIST 김주영 교수님 연구실 박사과정 양제입니다. 먼저 답변 감사..

  IDEC선혜승입니다   툴이 0으로 자동으로 인가했는지는 직접 확인을 ..

안녕하세요. IDEC 연구원 조인신입니다.     첨부한 파일의 내용을 보면&n..

  IDEC 선혜승입니다     일단 분명  설계자 스스로의 실수..

우선 관련 파일부터 알려 드립니다. Cadence doc 중 transrefOA.pdf 파일을 보시면..

 답변 감사드립니다. PDF와 답변 내용참고하여 간단한 inverter cell을 import하려..

reference library 에는 경로 및 이름을 적는 것이 아니라 library manager 에서 확인되..

친절한 답변 감사드립니다. 덕분에 schematic import 성공했습니다. 마지막으로 한가지..

에러 메시지만 보면 MNO 의 master cell 인 mos 의 symbol 을 찾을 수 없다고 합니다. ..

안녕하세요.   MAIN_CLOCK 과 그것의 2배 주기를 가지는 HALF_CLOCK 2종류의 클락..

  IDEC 선혜승입니다  generated clock 을 사용하셔야 합니다   ..

안녕하세요.   상위 블락의 timing analysis 에서 하위 블락과 관련한 path 에 ti..

  IDEC 선혜승입니다   말씀하신 것이 모두 맞습니다   제..

안녕하세요 KAIST 박인철 교수님 연구실의 김수창입니다. 28nm 에서 Mixed Design을 진..

안녕하세요. IDEC 연구원 조인신입니다.     동일한 문의 사항에 대해 어..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) :  Synopsys StarRC EDA Tool ..

안녕하세요. IDEC 연구원 조인신입니다.     IDEC 에서 지원하는 라이선스..

답변 감사합니다.  아 MYIDEC 메뉴에 들어가보니 Synopsys 툴들을 위한 라이센스 ..

본 발명에서 제안하는 어레이 내부로 연장되는 도파관을 포함하는 뉴로모픽 시스템은, 입..

-