통합검색

  IDEC 선혜승입니다  이름이 같은데 이상한 현상이 나오는 것이라면  ..

안녕하세요. 서울대학교 전동석 교수님 연구실 학생 김병현입니다. PBNT_18 동작은 다음..

  안녕하세요,  IDEC 이종행입니다.   INPUt과 Output control은 Gate..

   해당 패드는 iNPUt 또는 output 패드로 사용할 수 있습니다. (OE, IE) &n..

NPUT 재작성 및 OUTPUT에 ICG BUFFER 추가한뒤 mcmm에서 ICG BUFFER의 output에 대한 CLK..

NPUT 재작성 및 OUTPUT에 ICG BUFFER 추가한뒤 mcmm에서 ICG BUFFER의 output에 대한 CLK..

drc를 source하니까 smartfill은 되는데 다음과 같은 ERROR가 뜨면서 진행되지 않습니다...

 Dummy Fill 을 진행하는 파일을 열어서 TOP Cell 이름을 수정하셔야 합니다. ..

   감사합니다. dummy fill 정상적으로 실행됩니다.   [김연태]님의 ..

안녕하세요 한동대학교 김영식 교수님 랩실 석사생 황영준입니다. 다름이 아니라 3.3v 전..

   안녕하세요 한동대학교 깅영식 교수님 랩실 석사생 황영준입니다. 추가적..

PAD를 특별하게 구성하는 것이 아니라면 시뮬레이션과 합성시에는 파워 패드 선언은 안..

  답변 감사드립니다! 연구원님께서 말씀해주신 방법으로 해결을 했습니다. 그런데..

 답변 확인이 늦었네요.   NDM 은 직접 생성하여 진행하셔도 괜찮습니다..

  네 아닙니다. 항상 수고해주셔서 많이 배우고 감사드립니다.  답변 너무 ..

확인 및 답변주셔서 감사합니다. 추가로 확인이 필요한 부분에 대해서 질문드립니다..

1. DB공정은 안넣어도 됩니다. 2. 디지털 설계를 한 폴더를 압축하여 제출하면 됩니다. ..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Primetime EDA Tool 버전(SCL/LCU..

  IDEC 선혜승입니다     디자인 넣고, PVT 에 대한 constraint..

  IDEC 선혜승입니다     io 셀의 구조를 첨부에 넣어놓았습니다..

본 발명은 시냅스 어레이에 결합되는 뉴런 회로에 관한 것으로, 더 욱 상세하게는 시냅스..

NPUT NODE OF A CIRCUIT DURING A LOW POWER MODE

Analog-to-digital converter for converting analog signals iNPUt from a plurality of..

실시예들은 포스트 실리콘 디버깅 과정에서 온-칩 오류 감지를 위해 BISR(Built-In Self-..