
VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 2 | SoC 설계를 위한 IC Compiler 실습 | 손병복/연구소장/스마트브이 | 2019.12.19 |
| 1 | SoC 설계를 위한 IC Compiler 활용 교육 | 손병복/연구소장/스마트브이 | 2019.12.19 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 |
|---|
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 189 |
[답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] 180 매그나칩 LVS관련 ..
library manager 창에 있는 곳에는 AMSTEST_DIGITAL 가 없어서. lib에 있는 .. |
이나후 | 18.07.17 | 7 |
| 188 |
[답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] 180 매그나칩 LV..
해당 에러는 무시해도 됩니다. calibre Verification 을 할 때 export from layout.. |
조인신 | 18.07.17 | 3 |
| 187 |
[답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] 180 매그..
말씀하신대로 하여도 계속 오류가 뜹니다. [조인.. |
이나후 | 18.07.17 | 4 |
| 186 |
[답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] 1..
첨부한 파일과 글만으로는 원인을 파악하는데 어려움이 있습니다. 개인 PC 에서 원격접.. |
조인신 | 18.07.17 | 8 |
| 185 |
[답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] [..
설치하였습니다. 5369 9698 6749 [조인신 ]님의글 ======.. |
이나후 | 18.07.17 | 5 |
| 184 |
[답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] [..
코드 번호가 맞지 않습니다. 아래 메일로 전화번호 송부 바랍니다. 조인신 : i.. |
조인신 | 18.07.17 | 58 |
| 183 |
SS65 inductor turn수에 따른 DRC 문제
안녕하세요, 경희대학교 윤상웅교수님 연구실의 김완수입니다. 이번에 symindp3.. |
김완수 | 18.07.15 | 42 |
| 182 |
[답변] SS65 inductor turn수에 따른 DRC 문제
안녕하세요. IDEC 연구원 조인신입니다. ind 의 turn 수는 0.5 단위.. |
조인신 | 18.07.16 | 40 |
| 181 |
[유건욱] synopsys sentaurus tcad 설치 및 실행 관련 질문입니다.
안녕하세요. 숭실대학교 유건욱 교수님 학부생 조형준 이라고 합니다. 다름이 아니라 s.. |
조형준 | 18.07.09 | 17 |
| 180 |
[답변] synopsys sentaurus tcad 설치 및 실행 관련 질문입니다.
안녕하세요. IDEC 연구원 조인신입니다. 문제가 발생할 때 TCAD 를 실행.. |
조인신 | 18.07.09 | 9 |
| 179 |
[답변] [답변] synopsys sentaurus tcad 설치 및 실행 관련 질문입니다.
tcad 실행한 터미널에 출력되는 메세지 첨부해드립니다. [조인신.. |
조형준 | 18.07.09 | 10 |
| 178 |
[답변] [답변] [답변] synopsys sentaurus tcad 설치 및 실행 관련 질문입니다.
sde 창이 자동 종료된다고 하셨는데 첨부한 파일을 보면 자동 종료된 후 터미널 창에 관.. |
조인신 | 18.07.09 | 17 |
| 177 |
[답변] ICC 사용간 DRC에 대한 질문입니다.
IDEC 선혜승입니다 라이센스가 없어서 라이센스 없.. |
선혜승 | 18.07.02 | 10 |
| 176 |
[답변] [답변] ICC 사용간 DRC에 대한 질문입니다.
답변 정말 감사합니다. [선혜승 ]님의글 ======================.. |
박상언 | 18.07.02 | 12 |
| 175 |
[이재성] Xmodel Testbench Editor 오류 관련 문의드립니다
안녕하세요 고려대학교 이재성 교수님 연구실 박사과정 유정환입니다. 지난번에 Xmodel .. |
유정환 | 18.06.28 | 19 |
| 174 |
[답변] Xmodel Testbench Editor 오류 관련 문의드립니다
IDEC 선혜승입니다 답이 왔습니다 아래에서 확인하세요 &n.. |
선혜승 | 18.06.28 | 6 |
| 173 |
[답변] [답변] Xmodel Testbench Editor 오류 관련 문의드립니다
안녕하세요 고려대학교 유정환입니다. Library name을 !를 빼고 다시 해봤더니 정.. |
유정환 | 18.06.28 | 10 |
| 172 |
[답변] Xmodel Testbench Editor 오류 관련 문의드립니다
IDEC 선혜승입니다 해당 문제는 Xmodel 툴 벤더사에 문의.. |
선혜승 | 18.06.28 | 16 |
| 171 |
[유창식] DC design constraint 및 ICC path generation 문의
DC design constraint 문의 1. 내부 block의 신호들 중에서 clock을 d.. |
정동혁 | 18.06.14 | 36 |
| 170 |
[답변] DC design constraint 및 ICC path generation 문의
IDEC 선혜승입니다 DC 1. 네 모두 선언하셔야 합니다&nbs.. |
선혜승 | 18.06.14 | 24 |
자료실
| 제목 | 작성자 | 작성일 | 조회 |
|---|


