
VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 2 | SoC 설계를 위한 IC Compiler 실습 | 손병복/연구소장/스마트브이 | 2019.12.19 |
| 1 | SoC 설계를 위한 IC Compiler 활용 교육 | 손병복/연구소장/스마트브이 | 2019.12.19 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 |
|---|
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 169 |
[답변] [답변] DC design constraint 및 ICC path generation 문의
2번과 3번에 대해 문의를 다시 드립니다. 2. Divide clock의 경우, verilog co.. |
정동혁 | 18.06.14 | 13 |
| 168 |
[답변] [답변] [답변] DC design constraint 및 ICC path generation 문의
IDEC 선혜승입니다 그런 경우라면 crate_g.. |
선혜승 | 18.06.14 | 57 |
| 167 |
Cadence IC5141 CDL import 관련 질문입니다.
NPUT FILE: /home/tools/pdk/Untar/TSMCHOME/digital/spice/tpz873nez_230b/tpz873nez_3... |
김태형 | 18.06.07 | 69 |
| 166 |
[답변] Cadence IC5141 CDL import 관련 질문입니다.
NPUT FILE: /home/tools/pdk/Untar/TSMCHOME/digital/spice/tpz873nez_230b/tpz873nez_3... |
조인신 | 18.06.07 | 30 |
| 165 |
[답변] [답변] Cadence IC5141 CDL import 관련 질문입니다.
NPUT FILE: /home/tools/pdk/Untar/TSMCHOME/digital/spice/tpz873nez_230b/tpz873nez_3... |
김태형 | 18.06.07 | 26 |
| 164 |
[답변] [답변] [답변] Cadence IC5141 CDL import 관련 질문입니다.
NPUT FILE: /home/tools/pdk/Untar/TSMCHOME/digital/spice/tpz873nez_230b/tpz873nez_3... |
조인신 | 18.06.08 | 66 |
| 163 |
[심재훈] Magnachip 180nM 공정문의
안녕하세요. 경북대학교 전자과에 재학중인 최성진이라고 합니다. 다.. |
최성진 | 18.04.17 | 44 |
| 162 |
[답변] Magnachip 180nM 공정문의
안녕하세요. IDEC 연구원 조인신입니다. calview.cellmap 파일에 rnwsti .. |
조인신 | 18.04.17 | 40 |
| 161 |
[답변] [답변] Magnachip 180nM 공정문의
해결되었습니다. 감사합니다. 좋은 하루되세요. [조.. |
최성진 | 18.04.17 | 51 |
| 160 |
[답변] SEC65nm공정 spectre 시뮬레이션 소자관련 error 질문입니다.
안녕하세요. IDEC 연구원 조인신입니다. 해당 문제는 시뮬레이션 시 mode.. |
조인신 | 18.03.15 | 30 |
| 159 |
[답변] [답변] SEC65nm공정 spectre 시뮬레이션 소자관련 error 질문입니다.
안녕하세요 고려대 전상근 교수님 연구실 이현규입니다. 친절한 답변 감.. |
이현규 | 18.03.15 | 6 |
| 158 |
[답변] [답변] [답변] SEC65nm공정 spectre 시뮬레이션 소자관련 error 질문입니다.
ADE L 을 실행한 후 ADE 창이 뜨면 ADE 의 메뉴에서 Setup -> Model Libraries ... .. |
조인신 | 18.03.15 | 28 |
| 157 |
[전상근] SEC65nm공정 spectre 시뮬레이션 소자관련 error 질문입니다.
안녕하세요. 고려대학교 전상근 교수님 연구실 이현규입니다. SEC65nm 공정을 Spectre를.. |
이현규 | 18.03.15 | 10 |
| 156 |
[답변] MS180-1801회 Magana018_rev160725 TKM VIA,Pin 오류 질문
안녕하세요. IDEC 연구원 조인신입니다. 답변 글이 삭제되어 다시 올립니다. .. |
조인신 | 18.03.15 | 15 |
| 155 |
[채형일] MS180-1801회 Magana018_rev160725 TKM VIA,Pin 오류 질문
안녕하세요? 국민대학교 학부생 오영균 학생입니다. 번번히 질문드려 죄송합니다. &nb.. |
오영균 | 18.03.14 | 28 |
| 154 |
[답변] MS180-1801회 Magana018_rev160725 PEX 질문
안녕하세요. IDEC 연구원 조인신입니다. PEX 시 Calibre_HL18G_XRC_S3.7.. |
조인신 | 18.03.07 | 65 |
| 153 |
[채형일] MS180-1801회 Magana018_rev160725 PEX 질문
안녕하세요? 국민대 학부생 오영균 학생입니다. 캘리버 PEX 진행하는데 있어서 진행이 .. |
오영균 | 18.03.07 | 53 |
| 152 |
[답변] 매그나칩 180nm 공정 noise simulation 문의
안녕하세요. IDEC 연구원 조인신입니다. corner_HL18G.scs 을 사용하면 .. |
조인신 | 18.03.05 | 20 |
| 151 |
[노정진] 매그나칩 180nm 공정 noise simulation 문의
안녕하세요. 설계한 amp 의 iNPUt noise 특성을 보고 싶습니다. 기존에 model file 은 c.. |
송석재 | 18.03.05 | 7 |
| 150 |
[답변] 0.18공정 레이아웃 에러 및 메모리 문의
1. tdf 파일을 로드하고 boundry 로 선언해야 합니다. 그럼.. |
김연태 | 17.11.30 | 53 |
자료실
| 제목 | 작성자 | 작성일 | 조회 |
|---|


