Logo

회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계


VOD
  제목 강사정보 등록일
2 SoC 설계를 위한 IC Compiler 실습 손병복/연구소장/스마트브이 2019.12.19
1 SoC 설계를 위한 IC Compiler 활용 교육 손병복/연구소장/스마트브이 2019.12.19
교육자료
  제목 작성자 작성일 조회
질문/답변
  제목 작성자 작성일 조회
169 [답변] [답변] DC design constraint 및 ICC path generation 문의

2번과 3번에 대해 문의를 다시 드립니다.   2. Divide clock의 경우, verilog co..

정동혁 18.06.14 13
168 [답변] [답변] [답변] DC design constraint 및 ICC path generation 문의

    IDEC 선혜승입니다     그런 경우라면  crate_g..

선혜승 18.06.14 57
167 Cadence IC5141 CDL import 관련 질문입니다.

NPUT FILE: /home/tools/pdk/Untar/TSMCHOME/digital/spice/tpz873nez_230b/tpz873nez_3...

김태형 18.06.07 69
166 [답변] Cadence IC5141 CDL import 관련 질문입니다.

NPUT FILE: /home/tools/pdk/Untar/TSMCHOME/digital/spice/tpz873nez_230b/tpz873nez_3...

조인신 18.06.07 30
165 [답변] [답변] Cadence IC5141 CDL import 관련 질문입니다.

NPUT FILE: /home/tools/pdk/Untar/TSMCHOME/digital/spice/tpz873nez_230b/tpz873nez_3...

김태형 18.06.07 26
164 [답변] [답변] [답변] Cadence IC5141 CDL import 관련 질문입니다.

NPUT FILE: /home/tools/pdk/Untar/TSMCHOME/digital/spice/tpz873nez_230b/tpz873nez_3...

조인신 18.06.08 66
163 [심재훈] Magnachip 180nM 공정문의

안녕하세요.   경북대학교 전자과에 재학중인 최성진이라고 합니다.   다..

최성진 18.04.17 44
162 [답변] Magnachip 180nM 공정문의

안녕하세요. IDEC 연구원 조인신입니다.   calview.cellmap 파일에 rnwsti ..

조인신 18.04.17 40
161 [답변] [답변] Magnachip 180nM 공정문의

  해결되었습니다.   감사합니다.   좋은 하루되세요.   [조..

최성진 18.04.17 51
160 [답변] SEC65nm공정 spectre 시뮬레이션 소자관련 error 질문입니다.

안녕하세요. IDEC 연구원 조인신입니다.   해당 문제는 시뮬레이션 시 mode..

조인신 18.03.15 30
159 [답변] [답변] SEC65nm공정 spectre 시뮬레이션 소자관련 error 질문입니다.

 안녕하세요 고려대 전상근 교수님 연구실 이현규입니다.   친절한 답변 감..

이현규 18.03.15 6
158 [답변] [답변] [답변] SEC65nm공정 spectre 시뮬레이션 소자관련 error 질문입니다.

ADE L 을 실행한 후 ADE 창이 뜨면 ADE 의 메뉴에서 Setup -> Model Libraries ... ..

조인신 18.03.15 28
157 [전상근] SEC65nm공정 spectre 시뮬레이션 소자관련 error 질문입니다.

안녕하세요. 고려대학교 전상근 교수님 연구실 이현규입니다. SEC65nm 공정을 Spectre를..

이현규 18.03.15 10
156 [답변] MS180-1801회 Magana018_rev160725 TKM VIA,Pin 오류 질문

안녕하세요. IDEC 연구원 조인신입니다.   답변 글이 삭제되어 다시 올립니다. ..

조인신 18.03.15 15
155 [채형일] MS180-1801회 Magana018_rev160725 TKM VIA,Pin 오류 질문

안녕하세요? 국민대학교 학부생 오영균 학생입니다. 번번히 질문드려 죄송합니다. &nb..

오영균 18.03.14 28
154 [답변] MS180-1801회 Magana018_rev160725 PEX 질문

안녕하세요. IDEC 연구원 조인신입니다.   PEX 시  Calibre_HL18G_XRC_S3.7..

조인신 18.03.07 65
153 [채형일] MS180-1801회 Magana018_rev160725 PEX 질문

안녕하세요? 국민대 학부생 오영균 학생입니다. 캘리버 PEX 진행하는데 있어서 진행이 ..

오영균 18.03.07 53
152 [답변] 매그나칩 180nm 공정 noise simulation 문의

안녕하세요. IDEC 연구원 조인신입니다.   corner_HL18G.scs 을 사용하면 ..

조인신 18.03.05 20
151 [노정진] 매그나칩 180nm 공정 noise simulation 문의

안녕하세요. 설계한 amp 의 iNPUt noise 특성을 보고 싶습니다. 기존에 model file 은 c..

송석재 18.03.05 7
150 [답변] 0.18공정 레이아웃 에러 및 메모리 문의

 1. tdf 파일을 로드하고 boundry 로 선언해야 합니다.      그럼..

김연태 17.11.30 53
1 41 42 43 44 45 46 47 48 49
자료실
  제목 작성자 작성일 조회
 
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - 논문 An Inductive Loading Simultaneous Noise and INPUt Matching Technique..

윤태열 26.01.06 6
참여교수 성과 - 논문 Analysis and Design of a 970-MHz, 108-Stage CMOS Ambient RF Energy H..

변상진 26.01.06 6
참여교수 성과 - 논문 A 250kHz-BW 86.2dB-SNDR 176.7dB-FoMS Fully Dynamic kT/C Noise-Cance..

류승탁 26.01.06 2
참여교수 성과 - 논문 A Wide INPUt Range, Low-noise Neural Recording Amplifier ICWith Adap..

차혁규 26.01.06 2
참여교수 성과 - 논문 CPP: Clustered NPU-PIM Heterogeneous Computing Topology for LLM Infe..

정의영 25.12.31 2
참여교수 성과 - 논문 A Single-INPUt Multi-Output Resonant Regulating Rectifier Generating..

이형민 25.06.26 7
참여교수 성과 - 논문 BiRD: Bi-Directional INPUt Reuse Dataflow for Enhancing Depthwise Co..

조형민 25.02.13 10
참여교수 성과 - 논문 A Time-domain Multi-channel Resistive-sensor Interface IC with High ..

제민규 25.02.11 40
참여교수 성과 - 논문 An Area-Efficient Dual-Mode SAR ADC With 3-Level Analog Prediction t..

백광현 25.02.05 24
참여교수 성과 - 논문 A 3.8-mW 1.9-mΩ/√Hz Electrical Impedance Tomography IC With High Inp..

유회준 25.02.03 5
참여교수 성과 - 논문 Dual-INPUt Stacked Inverter-Based Single-Ended DRAM Sense Amplifier ..

정성욱 25.02.03 11
참여교수 성과 - 특허 2차 비선형성 개선을 위한 수동 믹서 및 주파수 변환기

본 기술 발명에서는 별도의 보정방법 없이 설계 상 믹서 블록에서 발생할 수 있는 여러 ..

한정환 25.01.23 3
참여교수 성과 - 특허 Single-INPUt Multi-Output Resonant Regulating Rectifier

Single-INPUt Multi-Output Resonant Regulating Rectifier

이형민 25.01.21 6
참여교수 성과 - 논문 A 7 GHz ERBW 1.1 GS/s 6-bit PVT Tolerant Asynchronous Charge-Injecti..

김진태 25.01.20 25
참여교수 성과 - 논문 Orchestrating Multiple Mixed Precision Models on a Shared Precision-..

박영준 25.01.20 11
참여교수 성과 - 논문 Adaptive Biasing을 통해 3.5V-63.5V INPUt Range를 가지는 전기차 배터..

권경하 25.01.20 6
참여교수 성과 - 논문 A 96 dB DR Second-Order CIFF Delta-Sigma Modulator with Rail-to-Rail..

장영찬 25.01.20 6
참여교수 성과 - 논문 A 72-channel Resistive-sensor Interface IC with High Energy Efficien..

제민규 25.01.17 17
참여교수 성과 - 논문 An Area-Efficient, DC-Coupled VCO-Based CT ∆ΣM with INPUt-TR-DAC for..

제민규 25.01.17 18
참여교수 성과 - 논문 A Four-Phase Time-Based Switched-Capacitor LDO With 13-ns Settling T..

김철우 25.01.17 12
1 2 3 4 5 6 7 8 9 10 14