반도체설계교육센터

VOD

	제목	강사정보	등록일
2	SoC 설계를 위한 IC Compiler 실습	손병복/연구소장/스마트브이	2019.12.19
1	SoC 설계를 위한 IC Compiler 활용 교육	손병복/연구소장/스마트브이	2019.12.19

교육자료

	제목	작성자	작성일	조회

질문/답변

	제목	작성자	작성일	조회
169	[답변] [답변] DC design constraint 및 ICC path generation 문의 2번과 3번에 대해 문의를 다시 드립니다. 2. Divide clock의 경우, verilog co..	정동혁	18.06.14	13
168	[답변] [답변] [답변] DC design constraint 및 ICC path generation 문의 IDEC 선혜승입니다 그런 경우라면 crate_g..	선혜승	18.06.14	57
167	Cadence IC5141 CDL import 관련 질문입니다. NPUT FILE: /home/tools/pdk/Untar/TSMCHOME/digital/spice/tpz873nez_230b/tpz873nez_3...	김태형	18.06.07	69
166	[답변] Cadence IC5141 CDL import 관련 질문입니다. NPUT FILE: /home/tools/pdk/Untar/TSMCHOME/digital/spice/tpz873nez_230b/tpz873nez_3...	조인신	18.06.07	30
165	[답변] [답변] Cadence IC5141 CDL import 관련 질문입니다. NPUT FILE: /home/tools/pdk/Untar/TSMCHOME/digital/spice/tpz873nez_230b/tpz873nez_3...	김태형	18.06.07	26
164	[답변] [답변] [답변] Cadence IC5141 CDL import 관련 질문입니다. NPUT FILE: /home/tools/pdk/Untar/TSMCHOME/digital/spice/tpz873nez_230b/tpz873nez_3...	조인신	18.06.08	66
163	[심재훈] Magnachip 180nM 공정문의 안녕하세요. 경북대학교 전자과에 재학중인 최성진이라고 합니다. 다..	최성진	18.04.17	44
162	[답변] Magnachip 180nM 공정문의 안녕하세요. IDEC 연구원 조인신입니다. calview.cellmap 파일에 rnwsti ..	조인신	18.04.17	40
161	[답변] [답변] Magnachip 180nM 공정문의 해결되었습니다. 감사합니다. 좋은 하루되세요. [조..	최성진	18.04.17	51
160	[답변] SEC65nm공정 spectre 시뮬레이션 소자관련 error 질문입니다. 안녕하세요. IDEC 연구원 조인신입니다. 해당 문제는 시뮬레이션 시 mode..	조인신	18.03.15	30
159	[답변] [답변] SEC65nm공정 spectre 시뮬레이션 소자관련 error 질문입니다. 안녕하세요 고려대 전상근 교수님 연구실 이현규입니다. 친절한 답변 감..	이현규	18.03.15	6
158	[답변] [답변] [답변] SEC65nm공정 spectre 시뮬레이션 소자관련 error 질문입니다. ADE L 을 실행한 후 ADE 창이 뜨면 ADE 의 메뉴에서 Setup -> Model Libraries ... ..	조인신	18.03.15	28
157	[전상근] SEC65nm공정 spectre 시뮬레이션 소자관련 error 질문입니다. 안녕하세요. 고려대학교 전상근 교수님 연구실 이현규입니다. SEC65nm 공정을 Spectre를..	이현규	18.03.15	10
156	[답변] MS180-1801회 Magana018_rev160725 TKM VIA,Pin 오류 질문 안녕하세요. IDEC 연구원 조인신입니다. 답변 글이 삭제되어 다시 올립니다. ..	조인신	18.03.15	15
155	[채형일] MS180-1801회 Magana018_rev160725 TKM VIA,Pin 오류 질문 안녕하세요? 국민대학교 학부생 오영균 학생입니다. 번번히 질문드려 죄송합니다. &nb..	오영균	18.03.14	28
154	[답변] MS180-1801회 Magana018_rev160725 PEX 질문 안녕하세요. IDEC 연구원 조인신입니다. PEX 시 Calibre_HL18G_XRC_S3.7..	조인신	18.03.07	65
153	[채형일] MS180-1801회 Magana018_rev160725 PEX 질문 안녕하세요? 국민대 학부생 오영균 학생입니다. 캘리버 PEX 진행하는데 있어서 진행이 ..	오영균	18.03.07	53
152	[답변] 매그나칩 180nm 공정 noise simulation 문의 안녕하세요. IDEC 연구원 조인신입니다. corner_HL18G.scs 을 사용하면 ..	조인신	18.03.05	20
151	[노정진] 매그나칩 180nm 공정 noise simulation 문의 안녕하세요. 설계한 amp 의 iNPUt noise 특성을 보고 싶습니다. 기존에 model file 은 c..	송석재	18.03.05	7
150	[답변] 0.18공정 레이아웃 에러 및 메모리 문의 1. tdf 파일을 로드하고 boundry 로 선언해야 합니다. 그럼..	김연태	17.11.30	53

1 ◀ 41 42 43 44 45 46 47 48 49

자료실

	제목	작성자	작성일	조회

기타 게시판

구분	제목	작성자	작성일	조회
참여교수 성과 - 논문	Rectifier array based on efficient power recycling with extended ran..	오준택	24.06.24	8
참여교수 성과 - 논문	S-Band Wideband Harmonic Transponder with Wide INPUt Power Range	오준택	24.06.24	8
참여교수 성과 - 논문	High-Efficiency Rectifier Based on Transmission-Line Transformer wit..	오준택	24.06.24	3
참여교수 성과 - 논문	JNPU: A 1.04 TFLOPS Joint-DNN Training Processor with Speculative Cy..	김주영	24.06.17	20
참여교수 성과 - 논문	An 884MHz, -41.8dBm INPUt Power Sensitivity, 570-Stage CMOS RF-DC Re..	변상진	24.06.10	6
참여교수 성과 - 논문	Analysis and Design of a 970-MHz, 108-Stage CMOS Ambient RF Energy H..	변상진	24.06.10	30
참여교수 성과 - 논문	A D -Band Wideband Low-Noise Amplifier Adopting Pseudo-Simultaneous ..	이상국	24.03.05	28
참여교수 성과 - IP	Matrix Multiplier This IP(hereinafter referred to as “VSA”) is an accelerator for speedin..	김동순	24.02.29	282
참여교수 성과 - 논문	Block Group Scheduling: A General Precision-scalable NPU Scheduling ..	박영준	24.02.28	17
참여교수 성과 - 논문	A 2.72fJ/conv 13b 2MS/s SAR ADC Using Dynamic Capacitive Comparator ..	이민재	24.02.27	46
참여교수 성과 - 논문	Fast and Accurate Virtual Prototyping of an NPU with Analytical Memo..	하순회	24.02.19	3
참여교수 성과 - 논문	A 7GHz ERBW 1.1GS/s 6-bit PVT Tolerant Asynchronous CI-SAR with only..	김진태	24.02.16	28
참여교수 성과 - 논문	Greedy 타일링을 활용한 CNN에서의 NPU 메모리 사용량 감소 기법	이혁재	24.02.14	11
참여교수 성과 - 논문	BERT 모델 최적화를 위한 NPU내 이종하드웨어의 비순차 스케줄링	이혁재	24.02.14	6
참여교수 성과 - 논문	Voltage Summation-Based Processing-In Memory SRAM Macro with 4-Bit W..	구민석	24.02.14	2
참여교수 성과 - 논문	Double clock sampling XBBPFD for distortion of iNPUt data duty cycle	범진욱	24.02.13	10
참여교수 성과 - 논문	Voltage Summation-Based Processing-In Memory SRAM Macro with 4-Bit W..	김윤	24.02.07	12
참여교수 성과 - 논문	A 1V-Supply 1.85VPP-INPUt-Range 1kHz-BW 181.9dB-FOMDR 179.4dB-FOMSND..	이정협	24.02.07	22
참여교수 성과 - 논문	A Capacitive Computing-In-Memory Circuit With Low INPUt Loading SRAM..	김재준	24.02.01	14
참여교수 성과 - 논문	A 3.8 mW 1.9 mΩ/√Hz Electrical Impedance Tomography Imaging with 28...	유회준	24.02.01	11

1 2 3 4 5 6 7 8 9 10 ▶ 14