통합검색

안녕하십니까 단국대학교 김현진 교수님 EMPAS 연구실의 장민기 입니다. pad_TOP ICC2 ..

 1.   stanard cell 의 vdd vss,  metal 두께보다 rail 의 width ..

안녕하십니까 제주대학교 전자공학과 오동렬 교수님 연구실 소속 연구원 오상원입니다. ..

안녕하세요. IDEC 조인신입니다.     lvsres 에 대한 정의가 안되어 있어 ..

안녕하세요. 카이스트 권경하 교수님 연구실 석사과정 이의경입니다. 현재 DBHITEK BCD ..

안녕하세요. IDEC 조인신입니다.     사용하는 공정(정확한 세부 공정)과 ..

안녕하세요 경기대학교 김지훈 교수님 연구실 학부연구생 강호성입니다. 다음과 같은 에..

안녕하세요. IDEC 조인신입니다.   시뮬레이션을 진행하실 때 Simualtion Mode ..

 시뮬레이션 잘 됩니다. 감사합니다.     [조인신]님의 글 ==========..

NPUT_FILE [dcrm_mcmm_filename ${DCRM_MV_SET_VOLTAGE_INPUT_FILE} ${scenario}] if {[..

NPUT_FILE [dcrm_mcmm_filename ${DCRM_MV_SET_VOLTAGE_INPUT_FILE} ${scenario}] if {[..

NPUT_FILE [dcrm_mcmm_filename ${DCRM_MV_SET_VOLTAGE_INPUT_FILE} ${scenario}] if {[..

안녕하세요. 단국대학교 융합반도체공학부 조교수 구남일입니다.   다름이 아니오..

안녕하세요. IDEC 조인신입니다.     egfet 사용 시 eg.scs 파일도 includ..

  답변 감사드립니다. 1. 답변에 대한 후속 질문입니다 예제의 경우 메모리 한개..

설계를 어떤 형식으로 하는지 모르겠으나 tdf 를 통해 배치하는 핀은 최상의 모듈의 inp..

확인했습니다 마지막 질문일듯 싶은데 tdf를 통해 배치되는 최상위 모듈의 iNPUt output ..

   그림2의 매크로 핀과 로직의 핀은 tdf 로 선언하지 않습니다.  해당..

안녕하세요, 저는 국민대학교 김대정, 모현선 교수님 연구실 석사과정 주정호입니다. ES..

안녕하세요, 주정호님   질문글에 답변 달았으니 참조 바랍니다.   감사합..

본 기술 발명에서는 별도의 보정방법 없이 설계 상 믹서 블록에서 발생할 수 있는 여러 ..

Single-INPUt Multi-Output Resonant Regulating Rectifier