Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계
VOD
  제목 강사정보 등록일
41 (2025) Cell-Based Chip Design Flow_Day2 김연태,선혜승/연구원/IDEC 2025.12.30
40 Verilog HDL : 기초부터 응용 설계까지 강봉순 교수 동아대학교 2025.03.23
39 아날로그 회로를 읽는 방법 고형호/교수/충남대학교 2024.12.23
38 [IDEC 제작강좌] Cadence Genus를 이용한 VLSI 로직 합성의 기초 송대건/교수/경북대학교 2024.11.27
37 (2024) 반도체 소자 이윤종 교수(KaiST) 2024.05.07
36 SystemVerilog를 이용한 검증 방법론 이중희 부교수(고려대) 2024.02.14
35 Verilog을 이용한 Digital System 설계 강봉순 교수 동아대학교 2023.09.19
34 Low-Dropout (LDO) Regulator 회로설계 김현식/교수/KaiST 2023.03.17
33 (2023) [IDEC 연구원 교육] Full-Custom Chip Design Flow 조인신 책임연구원 (IDEC) 2023.02.10
32 Digital Systems Design of ai Semiconductor 김현 교수 서울과학기술대학교 2021.12.06
31 인공지능반도체(DPU) 설계 기안도 겸직교수 KaiST 2021.12.04
30 Verilog을 이용한 Digital System 설계 강봉순 교수 동아대학교 2021.09.17
29 뉴럴인터페이스 회로 설계 김철 교수(KaiST) 2021.08.20
28 (2021) AMBA AXI와 AXI-Stream 설계와 검증 기안도 겸직교수(KaiST) 2021.05.11
27 딥러닝 기초와 FPGA 구현 기안도 겸직교수(KaiST) 2021.02.08
26 Verilog을 이용한 Digital System 설계 강봉순/교수/동아대학교 2020.09.21
25 Data Converter Design (영어 진행) Professor Ryu, Seung-Tak (KaiST) 2020.09.01
24 머신 러닝을 위한 하드웨어 가속 김주영 교수(KaiST) 2020.05.08
23 논리합성 설계툴을 활용한 회로설계 및 STA분석 이해 및 실습 손병복 연구소장 (주)아이즈비 2020.03.24
22 Verilog를 이용한 Digital System Design - 2019(2) 강봉순/교수/동아대학교 2019.09.23
21 Verilog을 이용한 Digital System 설계 강봉순/교수/동아대학교 2019.03.26
20 Verilog HDL 이론 및 응용 이찬호/교수/숭실대학교 2018.10.30
19 Verilog을 이용한 Digital System 설계 강봉순/교수/동아대학교 2018.02.20
18 AMIQ사 DVT(Design Verification Tool) Feature Training 김천성 대리(Incusolution) 2017.04.25
17 (2017)[IDEC 연구원 교육] IDEC MPW 설계를 위한 교육 선혜승/연구원/IDEC 2017.01.23
16 VLSI 테스팅 이현빈 교수 한밭대 2016.12.13
15 Verilog을 이용한 Digital System 설계 강봉순/교수/동아대학교 2016.12.12
14 (2016)RF 시스템 개요 유형준 교수(KaiST) 2016.08.09
13 [기본개념강좌시리즈1] Single-stage MOS Amplifier 류승탁 교수(KaiST) 2016.03.25
12 [무료세미나]Fallacies of Computational Analog 송방섭 교수(U.S San Diego) 2016.03.25
11 RF IC 설계교육(2)- LNA 및 Mixer설계 이상국 교수 KaiST 2015.11.10
10 RF IC 설계교육(1)-RF 시스템 개요 유형준 교수(KaiST) 2015.11.07
9 Verilog 언어를 활용한 FPGA 실습 서기범/교수/우송대학교 2015.10.29
8 (2015) 고성능 데이터변환기 설계를 위한 이론 및 실습 류승탁 교수(KaiST) 2015.07.07
7 (2015)고성능 PLL 주파수 합성기 설계 조성환 교수(KaiST) 2015.02.27
6 (2014)고성능 데이터변환기 설계를 위한 이론 및 실습 류승탁 교수(KaiST) 2014.10.31
5 (2014)RF 시스템 개요 유형준 교수(KaiST) 2014.10.31
4 [무료세미나]How analog has been evolved_송방섭 교수(U. C. San Diego) 송방섭 교수(U. C. San Diego) 2014.10.31
3 (2014)고성능 PLL 주파수 합성기 설계 조성환 교수(KaiST) 2014.01.22
2 RF 시스템 개요 유형준 교수(KaiST) 2013.10.24
1 고성능 ADC 설계를 위한 이론 및 설계기법 류승탁 교수(KaiST) 2013.10.24
교육자료
  제목 작성자 작성일 조회
6 AXYS Tools Training 구재희 03.11.08 21
5 Circuit Semantics Trainig 구재희 01.09.06 87
4 Altera tool 교육 (APEX & Quartus training ) 구재희 00.10.19 57
3 Xilinx PLD Training 구재희 00.08.11 92
2 aiRT Tool 설계 교육 구재희 00.08.07 17
1 Altera tool 교육 ? MAX + PLUS II tool training 구재희 00.03.03 86
질문/답변
  제목 작성자 작성일 조회
6794 [답변] SB130-2501 WaiVE 가능 DRC

aive list항목으로 ANT_MET* 항목이외에 설정되지 않았읍니다.   진행하시면서 ..

이종행 25.05.27 23
6793 [SF28-2501] MRAM관련 시뮬레이션 문의 드립니다.

aining the definition of `rvtectr', or define `rvtectr' before running the simulati..

김수한 25.05.26 39
6792 [답변] [SF28-2501] MRAM관련 시뮬레이션 문의 드립니다.

aining the definition of `rvtectr', or define `rvtectr' before running the simulati..

조인신 25.05.27 48
6791 [답변] [SF28-2501] 소자 관련 문의드립니다.

ainst Source 를 했을때 connectivity 에 문제가 있는 경우   보여지는 것입니다. ..

조인신 25.05.26 78
6790 [본센터] [답변] 수강신청 관련해 문의드립니다.

aist.ac.kr 로 연락부탁드립니다.  조치 후, 다시 안내드릴게요. 감사합니다..

전우숙 25.05.26 33
6789 [답변] [DB180-2501] layout 관련 문의

ain 방식으로 할 때 발생하는 것입니다. 만약 해당 Net 에 metal 을 생성하고 싶다면 nm..

조인신 25.05.23 33
6788 [SS28-2501] 설계자 추가

안녕하세요, 서울대학교 전동석교수님 연구실 이동권입니다.   SS28-2501회차 설..

전동석 25.05.20 20
6787 [답변] [SS28-2501] 설계자 추가

 안녕하세요  해당 내역은 수정 요청시 담당자에게 메일로 전달됩니다. ..

이의숙 25.05.20 30
6786 Memory compiler 실행 오류

ail이 뜨게 됩니다. 그리고 그 이유를 더 자세히 알아보기 위해 생성되는 log파일을 확..

윤동호 25.05.19 25
6785 [답변] Memory compiler 실행 오류

ail이 뜨게 됩니다. 그리고 그 이유를 더 자세히 알아보기 위해 생성되는 log파일을 확..

선혜승 25.05.20 31
6784 [답변] Synopsys solvnet ID, PW, StarRC

   안녕하세요  확인해보니 송예슬님 이메일로 솔브넷 계정 생성 권한..

정재희 25.05.19 31
6783 Memory wrapper 합성 오류 문의

aint.reports를 확인해 보았을 때,아래 첫번째 사진과 같이 memory의 출력 Q에 대한 오류..

김서진 25.05.16 29
6782 [답변] Memory wrapper 합성 오류 문의

aint.reports를 확인해 보았을 때,아래 첫번째 사진과 같이 memory의 출력 Q에 대한 오류..

선혜승 25.05.20 14
6781 [답변] solvnet 계정 문의

   안녕하세요 IDEC 정재희입니다.  서강대에서는 솔브넷 계정을 김주..

정재희 25.05.15 29
6780 [답변] [SB130-2501] 소자 관련하여 질문드립니다.

ain to source, gate-source전압은 mv 소자의 내압(5V) 이어야 합니다.   감사합..

이종행 25.05.15 61
6779 Synthesis Library Compiler 오류 문의

ailed to run. Check the installation of Library Compiler. (LCSH-3)  위와 같은..

김서진 25.05.14 14
6778 [답변] Synthesis Library Compiler 오류 문의

ailed to run. Check the installation of Library Compiler. (LCSH-3)  위와 같은..

선혜승 25.05.15 27
6777 Vivado 라이센스

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : vivado EDA Tool 버전(SCL/LCU/MG..

정찬훈 25.05.14 24
6776 [답변] Vivado 라이센스

 안녕하세요, IDEC 정재희입니다.  Vivado의 경우 벤더사 홈페이지에서 직접 ..

정재희 25.05.15 28
6775 synopsys 라이센스 관련 문의

안녕하세요 현대준교수님 연구생 안진일입니다. 저희 서버가 교내 서버실로 이동 이후 i..

안진일 25.05.12 66
1 ◀ 41 42 43 44 45 46 47 48 49 50 ▶ 387
자료실
  제목 작성자 작성일 조회
6 e2l-접적회로-반도체IC 레이아웃 설계 실습

영문제목 : Semiconductor IC Layout Design Practice 개요 : 본 강의는 실습 위주로 ..

구재희 06.05.19 1127
5 e2l-접적회로-ASIC 설계 실무

영문제목 : aiSC design practical 개요 : 현대 전자, 통신, 멀티미디어, 컴퓨터공학의..

구재희 05.09.20 832
4 e2l-접적회로-디지털 보청기를 위한 칩 설계

영문제목 : Chip Design for Digital Hearing aid 개요 : 디지털 및 아날로그 보청기의..

구재희 05.09.16 893
3 e2l-접적회로-ASIC 설계 실무

영문제목 : aiSC design practical 개요 : 현대 전자, 통신, 멀티미디어, 컴퓨터 공학..

구재희 05.01.05 775
2 e2l-접적회로-컴퓨터이용설계의 기초

영문제목 : Introdection to Computer-aided Design 개요 : 1) About the courseThis c..

구재희 05.01.05 735
1 e2l-초고주파 회로-RFIC 설계

ain, Power 및 각종 전자기파 해석방법을 익히고 성공적인 설계를 위하여 반드시 고려하..

구재희 05.09.20 794
1 2
기타 게시판
구분 제목 작성자 작성일 조회
공지사항 [EDA Tool] 2026년 정기 연구용 EDA Tool 사용료 납부 안내

aist.ac.kr)

조일선 26.04.16 77
참여교수 성과 - 논문 A Low-Jitter Fractional-N Sampling PLL With Voltage-Domain Quantizat..

최재혁 26.04.14 11
공지사항 [홍보] (예선) 전남대 IDEC에서 '2026 스마트 전자회로설계 챌린지'를 개..

안녕하세요. 전남대학교 IDEC에서 '2026 스마트 전자회로설계 챌린지’(시스템 ..

전우숙 26.04.13 180
참여교수 성과 - 논문 Indium Tin Oxide Vertical Channel Transistors for Scaled 4F2 2T0C Ga..

권지민 26.04.08 5
공지사항 [CDC]2026 IDEC Congress CDC 접수 안내(~04.30(목))

aist.ac.kr

이의숙 26.04.07 1607
공지사항 [MPW]2026년 MPW 지원 공정 및 일정_4월

aist.ac.kr          

이의숙 26.04.07 1666
참여교수 성과 - 논문 Advancing non-faradaic impedance biosensors: sensitivity enhancement..

김남석 26.04.06 5
공지사항 [EDA Tool] 2026년 정기 연구용 EDA Tool 수요조사 안내 (신청기간 : 04...

ain이 포함된 Hostname은 사용할 수 없습니다.  º IP 확인: EDA Tool이 설치 ..

조일선 26.04.02 5281
공지사항 [홍보] 제2회 2026년 시스템 반도체 설계 챌린지 대회 개최 안내(예선 일..

aist.ac.kr  ※ 포스터를 클릭하면 대회 홈페이지로 연결됩니다.

전우숙 26.03.27 5369
공지사항 [EDA Tool] 2026년 정기 연구용 EDA Tool 수요조사 사전 안내 (신청기간 ..

ain이 포함된 Hostname은 사용할 수 없습니다.  º IP 확인: EDA Tool이 설치 ..

조일선 26.03.24 1285
참여교수 성과 - 논문 Assessment of Data Retainability of 2T DRAM for Processing In-Memory..

김장현 26.03.23 7
참여교수 성과 - 논문 An Energy-Efficient Analog Front-End with Programmable-Gain Referen..

정용운 26.03.22 7
참여교수 성과 - 논문 A 0.61-pJ/Bit 48-Gb/s PAM-4 Transceiver with a Time-Domain Decoder ..

정용운 26.03.22 21
참여교수 성과 - 논문 A 54–67GHz Phase-Invariant Variable Gain Amplifier with Dual-Gain Co..

변철우 26.03.20 8
참여교수 성과 - 논문 A V-band 2-Stage Low-Phase-Error Variable Gain Amplifier with 0.5dB ..

변철우 26.03.20 3
공지사항 [홍보]차세대 반도체 소자 워크샵 2026 (2026.04.03(금) , 한국반도체산..

IC Design Education Center(IDEC) [홍보] 차세대 반도체 소자 워크샵 2026 2026.0..

이의숙 26.03.18 311
참여교수 성과 - 논문 Ultra Low-power and Variation-immune Design of Vertical Nanowire Ste..

김경록 26.03.11 0
참여교수 성과 - 논문 Short-Channel Effect Immune and Ultra-Low Power Steep-Slope Ternary ..

김경록 26.03.11 3
참여교수 성과 - 논문 Tunneling-Based 3D Ternary CMOS Technology for Highly Reliable, Low-..

김경록 26.03.11 1
MPW공지사항 [SF28 & SS28] DRC GR953 패키지 불가 안내 (2024.11.01)

aive 하여 진행 할 수 있습니다. (SF28 & SS28 모두 해당) 다만 해당 에러가 발생하..

김연태 26.03.10 191
1 2 3 4 5 6 7 8 9 10 ▶ 90