VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 4 | (2024) Cell-Based Chip Design front-End 교육 | 선혜승 교수(한국폴리텍대) | 2024.05.09 |
| 3 | (2021) [IDEC 연구원교육] Cell-Based Chip Design Flow 교육 | 선혜승 연구원 (IDEC) | 2021.07.27 |
| 2 | (2018)[IDEC 연구원교육] Cell-based flow 교육 | 선혜승 연구원(IDEC) | 2018.04.26 |
| 1 | (2017)[IDEC 연구원 교육] IDEC MPW 설계를 위한 교육 | 선혜승/연구원/IDEC | 2017.01.23 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 |
|---|
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 121 |
[답변] STARRC 사용법에 대해 문의드립니다.
front stack of the design is extracted when TSV mapping/nxtgrd files are deteced wi.. |
양영구 | 20.03.06 | 88 |
| 120 |
[답변] STARRC 사용법에 대해 문의드립니다.
front stack of the design is extracted when TSV mapping/nxtgrd files are deteced wi.. |
선혜승 | 20.03.06 | 285 |
| 119 |
[답변] Network license (synopsys) 문의
안녕하세요. 석은주입니다. Design Vison은 Synopsys front-end에 .. |
석은주 | 20.01.03 | 40 |
| 118 |
EDA Tool 신청 기간 문의
front-end & back-end도 앞으로 신청이 불가한 것인가요? |
이정현 | 19.12.08 | 11 |
| 117 |
[답변] EDA Tool 신청 기간 문의
front-end & back-end도 앞으로 신청이 불가한 것인가요? |
조인신 | 19.12.09 | 19 |
| 116 |
[답변] retiming clock 관련 질문입니다
IDEC 선혜승입니다 우선 clock domain 이 바뀐다는 .. |
선혜승 | 19.12.09 | 27 |
| 115 |
[MPW] VCS 오류 관련 문의
안녕하세요 날씨가 추운데 고생이 많으싶니다, 저는 숭실대학교 이성수 교수님 연.. |
최진혁 | 19.12.02 | 30 |
| 114 |
[답변] [MPW] VCS 오류 관련 문의
IDEC 선혜승입니다 제가 보기엔 정상적입니다&nbs.. |
선혜승 | 19.12.03 | 14 |
| 113 |
[답변] [MPW] VCS 오류 관련 문의
안녕하세요 선혜승 연구원님 작성해주신 답변은 잘 받아서 지금 말씀하신대로 예.. |
최진혁 | 19.12.03 | 10 |
| 112 |
[답변] [MPW] VCS 오류 관련 문의
IDEC 선혜승입니다 시뮬레이션은 .v 를 사용하고 .. |
선혜승 | 19.12.03 | 14 |
| 111 |
Astro back end
front end에서 design compiler를 이용해서 생성된 내용중 일부 error만 캡쳐했습니다.&n.. |
민창홍 | 19.11.26 | 17 |
| 110 |
[답변] Astro back end
front end에서 design compiler를 이용해서 생성된 내용중 일부 error만 캡쳐했습니다.&n.. |
선혜승 | 19.11.26 | 12 |
| 109 |
[답변] Astro back end
front end에서 design compiler를 이용해서 생성된 내용중 일부 error만 캡쳐했습니다.&n.. |
민창홍 | 19.11.26 | 26 |
| 108 |
Synopsys 사 front-End & Back-End Package 설치 문의 드립니다.
안녕하세요. EDA Digital Tool package 다운관련 질문 합니다. 지원 os가 Cent OS 6.3~.. |
박철순 | 19.09.20 | 12 |
| 107 |
[답변] Synopsys 사 front-End & Back-End Package 설치 문의 드립니다.
IDEC 선혜승입니다 2015년 이전 버전을 사용하시.. |
선혜승 | 19.09.20 | 12 |
| 106 |
[답변] Synopsys 사 front-End & Back-End Package 설치 문의 드립니다.
답변 감사합니다. 혹시 정확한 경로와 파일 명을 알 수 있을까요? [선혜승]님.. |
박철순 | 19.09.24 | 4 |
| 105 |
[답변] Synopsys 사 front-End & Back-End Package 설치 문의 드립니다.
IDEC 선혜승입니다 접속하자마자 0_Analog_Package.. |
선혜승 | 19.09.24 | 11 |
| 104 |
Synopsys 사 front-End & Back-End Package 설치 문의 드립니다.
IDEC Digital EDA Tool Package 를 다운 받아 설치 하였습니다. 관련 IDEC ppt 에 마지.. |
박철순 | 19.09.16 | 9 |
| 103 |
[답변] Synopsys 사 front-End & Back-End Package 설치 문의 드립니다.
안녕하세요 IDEC 문관식입니다. EDA Tool Package는 재부팅해야 사용 가능합.. |
관리자 | 19.09.17 | 7 |
| 102 |
[답변] [답변] [답변] 65nm 공정 design compiler 합성 중 violated error
front end 단계에서 잡아야만 합니다 compile_ultra 후에 group 을 설정하.. |
선혜승 | 19.08.01 | 30 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 |
e2l-반도체공학-나노 계측
영문제목 : Nano Measurement 개요 : ASIC Full Custom Design을 처음 접하는 학부생이.. |
구재희 | 05.09.20 | 1384 |
1