통합검색

front stack of the design is extracted when TSV mapping/nxtgrd files are deteced wi..

front stack of the design is extracted when TSV mapping/nxtgrd files are deteced wi..

 안녕하세요. 석은주입니다.   Design Vison은 Synopsys front-end에 ..

front-end & back-end도 앞으로 신청이 불가한 것인가요?

front-end & back-end도 앞으로 신청이 불가한 것인가요?

   IDEC 선혜승입니다     우선 clock domain 이 바뀐다는 ..

안녕하세요  날씨가 추운데 고생이 많으싶니다, 저는 숭실대학교 이성수 교수님 연..

    IDEC 선혜승입니다     제가 보기엔 정상적입니다&nbs..

 안녕하세요 선혜승 연구원님 작성해주신 답변은 잘 받아서 지금 말씀하신대로 예..

  IDEC 선혜승입니다     시뮬레이션은 .v 를 사용하고  ..

front end에서 design compiler를 이용해서 생성된 내용중 일부 error만 캡쳐했습니다.&n..

front end에서 design compiler를 이용해서 생성된 내용중 일부 error만 캡쳐했습니다.&n..

front end에서 design compiler를 이용해서 생성된 내용중 일부 error만 캡쳐했습니다.&n..

안녕하세요. EDA Digital Tool package 다운관련 질문 합니다. 지원 os가 Cent OS 6.3~..

    IDEC 선혜승입니다     2015년 이전 버전을 사용하시..

답변 감사합니다. 혹시 정확한 경로와 파일 명을 알 수 있을까요?   [선혜승]님..

  IDEC 선혜승입니다     접속하자마자  0_Analog_Package..

IDEC Digital EDA Tool Package 를 다운 받아 설치 하였습니다. 관련 IDEC ppt 에 마지..

 안녕하세요 IDEC 문관식입니다. EDA Tool Package는 재부팅해야 사용 가능합..

front end 단계에서 잡아야만 합니다   compile_ultra 후에 group 을 설정하..

영문제목 : Nano Measurement 개요 : ASIC Full Custom Design을 처음 접하는 학부생이..

front end) Synthesis, Static timing analysis Applications engineer (back end)..

              &nb..

   ** 2018년 Synopsys Tool 라이선스 배포 안내 **  2018년..

   ** 2017년 Synopsys Tool 라이선스 배포 안내 **  Synops..