통합검색

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : HSPICE EDA Tool 버전(SCL/LCU/MG..

안녕하세요. IDEC 조인신입니다.     Hspice 의 경우 Windows 버전도 지원..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Sentaurus EDA Tool 버전(SCL/LCU..

안녕하세요 IDEC 조일선입니다. 벤더사에 전달하여 답변 받는대로 이메일로 송부드리겠..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Synopsys Sentaurus TCAD EDA Too..

안녕하세요. IDEC 조인신입니다.     Sentaurus 의 기본 설정이 NI = 19 ..

안녕하세요 연구원님, 답변 감사합니다. NI 에 의해서 Tool 진행이 느려지지 않는다는 ..

    안녕하세요 IDEC 조일선입니다. 벤더사에 전달하여 답변 받는대로 이메..

ipped or provide an estimated delivery date? This component is essential for my cur..

ipped out today. You will be able to check the tracking information on our website..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : EDA Tool 버전(SCL/LCU/MGLS 포함..

안녕하세요. IDEC 조인신입니다.     라이선스 데몬이 구동 중인 서버 또..

  안녕하십니까 한경국립대학교 권혁민 교수님 연구실 석사과정생 염지훈입니다. ..

tool 실행 내용을 보면 IDEC 라이선스 서버에서 라이선스를 사용하는 방식이 아닌 연구..

안녕하세요, 성균관대학교 반도체융합공학과 강태욱 교수님 연구실 소속 오재윤입니다. ..

안녕하세요. IDEC 조인신입니다.     IDEC 홈페이지에 등록된  taew..

안녕하세요 권혁민 교수님 소속 참여학생으로 등록 되어있지 않습니다. 참여 학생으로 ..

안녕하세요   디지스트 이아형 교수님 랩실의 박민지 입니다. 단기라이센스를 전..

ip addr1: lo: <LOOPBACK,UP,LOWER_UP> mtu 65536 qdisc noqueue state UNKNOWN gr..

ip     2.   이의숙 책임님께 메일로 문의 하시면 될 듯 합니다..

iple of PLL / understand and Applications of PLL 개요 : 키워드 : PLL, DLL, SMD..

iple of A-to-D Conversion 개요 : 키워드 : ADC, A/D 변환기, AD 변환

ips 개요 : 키워드 : op-amp, 연산증폭기, OTA, CCII, 증폭기, 응용회로

iple of D/A Conversion 개요 : 키워드 : D/A

ipolar/CMOS OP-AMP (Operational Amplifier)의 내부 회로를 해석하고 검증할 수 있도록 ..

ips 개요 : ● Op-Amp을 사용한 신호 증폭기의 출현 이유와 전망. ● Op-Amp의 특성(장..

ip 마이콤(8-bit AVR 칩)을 사용한 계측회로 설계 ● 8-bit ADC와 DAC를 사용한 계측 회..

iple of PLL / understand and Applications of PLL 개요 : ● 위상 동기 루프(PLL)란 ..

iple of D/A Conversion 개요 : ● D/A 변환의 원리와 이것이 전자 통신 시스템에 사용..

iple of A-to-D Conversion 개요 : ● A/D 변환의 원리와 이것이 전자 통신 시스템에 ..

ip) ] ● 전자 및 정보통신에 있어서 전자회로의 중요성. ● 전자회로 설계 전문가의 전..

ips between the algorithm and hardware architectues. With the new microsystem techi..

ipeline 구조, digital system에서 발생하는 timming 문제 등이다. Deep submicron 공정..

ip Design for Digital Hearing Aid 개요 : 디지털 및 아날로그 보청기의 기능 원리를 ..

ip)의 설계에 핵심요소인 embedded core와 이의 설계에 필요한 issue 들을 다룬다. 먼저 ..

ip-flop(dynamic & static) ● Clocking system ● Dynamic RAM, Static RAM, Flash mem..

ipelining과 병렬 처리 구조, retiming, folding, unfolding, systolic array 구조 등의 ..

ipher prop osed by the Electronics and Telecommunications Research Institute (ETRI..

ipher prop osed by the Electronics and Telecommunications Research Institute (ETRI..

IC Design Education Center(IDEC)   [5월]2016년 IDEC MPW 공..

ipher prop osed by the Electronics and Telecommunications Research Institute (ETRI..

Census transform based adaptive support weight stereo matching ip

[4월 모집]2016년 IDEC MPW 설계팀 모집 안내   - 매그나칩/SK하이닉스 180nm 공..

LR CROSS CHECK based on stereo matching ip

IC Design Education Center(IDEC)   2016년 2차 Working Group ..

[3월 모집]2016년 IDEC MPW 참여 신청 안내 - 모집 공정 및 회차(3월) : 02.22(월)..

[1~2월 모집]2016년 IDEC MPW 참여 신청 안내(전체 일정 및 지원 공정 포함)  - 모..

Xilinx ZYNQ기반에 FPGA 설계를 용이하게 하기위한 SDSoC 개발 툴을 이용한 설계기법에 ..

ip Design Contest(CDC) 참여 안내 (논문마감 : 2015. 11. 20 (금) -> 2015..

IDEC 은 설계환경 다변화를 위하여 최근 Interoperable Process Design Kit(ipDK) 개발 ..

ip Design Contest(CDC) 패널/데모 ● IDEC 수행 사업 및 관련 시상 ● 세부 일정은 홈..

IC Design Education Center(IDEC)   ..

ip Design Contest(CDC) 개최 및 일반행정 등 학력 : 대졸이상 ..

ips)  - 2) TowerJazz BCD 0.18um 1회차 추가(▲4chips)  - 3) BGA P..

ips)  - 2) TowerJazz BCD 0.18um 1회차 추가(▲4chips)  - 3) BGA P..

ips)  - 2) TowerJazz BCD 0.18um 1회차 추가(▲4chips)  - 3) BGA P..

iption A wide range clock/data recovery for MipI M-PHY is fabricated in a 65 nm CM..