
VOD
교육자료
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 8516 |
hyperlynx 설치 및 sourcing
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : hyperlynx 2.13 EDA Tool 버전(SC.. |
이준종 | 24.09.06 | 9 |
| 8515 |
[답변] hyperlynx 설치 및 sourcing
안녕하세요. IDEC 조인신입니다. 1. 네 맞습니다. 2. HLVX 안의 SDD_.. |
조인신 | 24.09.06 | 8 |
| 8514 |
TCAD TOOL 구동 문제에 관하여 문의드립니다.
ip인 143.248.230.161 과 연결되어있는 상태인지 점검하기 위하여 ping 143.248.230.161 .. |
김형수 | 24.09.06 | 30 |
| 8513 |
[답변] TCAD TOOL 구동 문제에 관하여 문의드립니다.
ip인 143.248.230.161 과 연결되어있는 상태인지 점검하기 위하여 ping 143.248.230.161 .. |
조인신 | 24.09.06 | 29 |
| 8512 |
[SS28-2402] 질문드립니다.
안녕하십니까. 저는 포항공대 송호진교수님 연구실 박사과정 최승욱 입니다. SS.. |
최승욱 | 24.09.05 | 44 |
| 8511 |
[답변] [SS28-2402] 질문드립니다.
안녕하세요. IDEC 조인신입니다. 1. bump 는 지원하지 않습니다. &nb.. |
조인신 | 24.09.06 | 23 |
| 8510 |
[답변] [SS28-2402] 질문드립니다.
IDEC 조인신님 안녕하세요. 포항공대 최승욱입니다. 답변 감사드립니다. 문서 .. |
최승욱 | 24.09.06 | 17 |
| 8509 |
[답변] [SS28-2402] 질문드립니다.
1. IDEC 에서 진행하는 S28 공정에서는 bumping을 위한 layer를 지원하지 않습니다... |
조인신 | 24.09.09 | 50 |
| 8508 |
[SF28-2401] DRC 에러
ipping을 허용하는 변수로 알고 있습니다. 이 변수가 false로 되어 있음에도 flip되어지.. |
김영식 | 24.09.05 | 33 |
| 8507 |
[답변] [SF28-2401] DRC 에러
ipping을 허용하는 변수로 알고 있습니다. 이 변수가 false로 되어 있음에도 flip되어지.. |
김연태 | 24.09.05 | 40 |
| 8506 |
Spyglass license 문의
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : spyglass EDA Tool 버전(SCL/LCU/.. |
박창희 | 24.09.05 | 14 |
| 8505 |
[답변] Spyglass license 문의
안녕하세요. IDEC 조인신입니다. 1. 해당 feature 는 IDEC에서 .. |
조인신 | 24.09.05 | 20 |
| 8504 |
[SF28] LOGO 및 IO cell path 질문
ipt 위치도 어디 있는지 알려주실 수 있을까요?? 사용할 수 있다면 cell들의 pa.. |
곽원섭 | 24.09.05 | 25 |
| 8503 |
[답변] [SF28] LOGO 및 IO cell path 질문
ipt 위치도 어디 있는지 알려주실 수 있을까요?? 사용할 수 있다면 cell들의 pa.. |
김연태 | 24.09.05 | 16 |
| 8502 |
[답변] [SF28] LOGO 및 IO cell path 질문
ipt 위치도 어디 있는지 알려주실 수 있을까요?? 곽원섭 드림. [김연.. |
곽원섭 | 24.09.05 | 4 |
| 8501 |
[답변] [SF28] LOGO 및 IO cell path 질문
ipt 위치도 어디 있는지 알려주실 수 있을까요?? 곽원섭 드림. [김연.. |
김연태 | 24.09.05 | 75 |
| 8500 |
Design compiler fatal error
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : SYNOPSYS design compiler EDA To.. |
송충석 | 24.09.05 | 38 |
| 8499 |
[답변] Design compiler fatal error
안녕하세요. IDEC 조인신입니다. DC 버전이 낮아 라이선스 문제가 발.. |
조인신 | 24.09.05 | 32 |
| 8498 |
[답변] Design compiler fatal error
해당 에러는 라이센스 이슈 입니다. 라이센스 셋업에 문제가 없.. |
김연태 | 24.09.05 | 72 |
| 8497 |
Calibre 버전 문의
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Siemens Calibre EDA Tool 버전(S.. |
최예진 | 24.09.05 | 11 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 37 |
칩 테스트 보드 Ver2.0
IDEC 에서 칩 검증을 위하여 제작한 테스트 전용 보드이다.Ver2.0 보드는 기존 보드와 비.. |
선혜승 | 17.08.17 | 10609 |
| 36 |
Synopsys Custom Designer User guide
본 자료는 ipDK 를 사용하는 유저들이 필수적으로 참고해야 할 자료입니다 Synopsys .. |
선혜승 | 15.10.05 | 6973 |
| 35 |
e2l-반도체공학-반도체의 주요 응용 분야:컴퓨터와 반도체
ip까지 발전사 ● Mainframe, PC, workstation ● OS ● device driver ● 주변장치 ● post P.. |
구재희 | 04.12.30 | 737 |
| 34 |
e2l-반도체공학-반도체와 경제: semiconductor intellectual property
영문제목 : semiconductor intellectual property 개요 : ● 지적재산권(산업재산권, 저.. |
구재희 | 04.12.30 | 923 |
| 33 |
e2l-반도체공학-반도체와 경제: 반도체 분야의 career planning
영문제목 : Semiconductor career planning 개요 : ● 반도체 기술자의 유형(process, d.. |
구재희 | 04.12.30 | 1000 |
| 32 |
e2l-반도체공학-미래의 반도체 기술: Technology Roadmap
ip size ● wafer size ● pins ● frequency ● supply voltage ● power dissipation ● wiri.. |
구재희 | 04.12.30 | 1040 |
| 31 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 07.11.30 | 968 |
| 30 |
e2l-디지털시스템-임베디드 컴퓨터 구조
ipelining, Memory Hierarchy, Parallel Processing 키워드 : computer performance, c.. |
구재희 | 06.12.21 | 937 |
| 29 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 06.06.13 | 964 |
| 28 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : 키워드 : unsigned multiplier, Baugh-Wooley multiplier, mo.. |
구재희 | 06.06.13 | 1009 |
| 27 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple carry adder, carry look-ahead adder, carry-select adder, Brenk Kung adder |
구재희 | 06.06.13 | 979 |
| 26 |
e2l-디지털시스템-SoC 설계 자동화
ip communication, hardware synthesis, software synthesis, low power systems design,.. |
구재희 | 06.05.22 | 1019 |
| 25 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 05.09.20 | 1217 |
| 24 |
e2l-디지털시스템-디지털공학
iplier, Mux, Demux |
구재희 | 05.09.20 | 984 |
| 23 |
e2l-디지털시스템-시스템온칩설계
ip Design 개요 : 정보통신, 반도체 산업 및 집적회로 기술의 발전으로 과거에 한 보드.. |
구재희 | 05.09.20 | 1024 |
| 22 |
e2l-디지털시스템-컴퓨터 구조
ipelining, exceptions, advanced pipelining techniques, caches and memory hierarchy,.. |
구재희 | 05.09.16 | 786 |
| 21 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : ●고속 가산기의 원리, 종류(Carry Lookahead, Carry Skip, Carry.. |
구재희 | 04.12.30 | 1721 |
| 20 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple 가산기의 원리 및 장.단점 ● Serial 및 Ripple 가산기의 설계 ● 이진 곱셈기/나눗.. |
구재희 | 04.12.30 | 1135 |
| 19 |
e2l-디지털시스템-Verilog-HDL에 의한 디지털시스템 설계
ip-flop, Register, Counter 등) 교육방법: ● · 트레이닝 키트에 의한 관련 예제 회로 실.. |
구재희 | 04.12.30 | 1121 |
| 18 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 04.12.30 | 1466 |
1
2


