통합검색

ip_finish 이후에 Short 및 Open LVS 에러가 모두 사라지는 것으로 보였습니다. 그래서 ..

안녕하세요. 부산대학교 백지선 교수님 연구실 석사과정 김민주입니다. 다른 질문글을 ..

안녕하세요. IDEC 조인신입니다.     SB130 공정의 Shrink 공정이 아닙니..

ip 가능 여부 문의드립니다. 4.ASIC_BE_Flow_28nm.pdf 파일 슬라이드 50을 참고했을 때 ..

ip 가능 여부 문의드립니다. 4.ASIC_BE_Flow_28nm.pdf 파일 슬라이드 50을 참고했을 때 ..

ip는 115.145.212.15입니다감사합니다.  

ip는 115.145.212.15입니다감사합니다.  

\ 안녕하세요. 카이스트 소속 장서영 입니다. 다름이 아니라, 스탠다드 셀을 이용하..

안녕하세요. IDEC 조인신입니다.     PEX 의 output 을 어느 것으로 설정..

  안녕하세요. 빠른 답변 감사합니다. 메탈이랑 비아를 교차하여 캡처럼 동작하..

네 PEX 의 output 을 calibreview 가 아닌 다른 Type(DSPF 나 SPEF) 으로 했을 경우에도 ..

  안녕하세요.   교수님께 문의 드린 결과 일반적으로 1um^2당 캡이 1fF ..

rule 파일은 제공하는 것을 수정하지 않았다면 문제 없습니다. PEX 시 include 하는 파..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : cadence university package ..

안녕하세요. IDEC 조인신입니다.     Spectre 의 버전이 낮아서 문제가 발..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Sentaurus EDA Tool 버전(SCL/LCU..

안녕하세요. IDEC 조인신입니다.     Sentaurus 예제 중에 tunneling 예제..

   안녕하세요.   예제는 모두 확인해보았고, 예제를 기반으로 시..

안녕하세요. IDEC 조일선입니다.   Synopsys 사에 문의 후 이메일로 답변 전달드..

안녕하세요, 나태희 교수님 연구실의 이시열입니다. 현재 PNR 전 Pad 정리를 진행하고 ..

iple of PLL / understand and Applications of PLL 개요 : 키워드 : PLL, DLL, SMD..

iple of A-to-D Conversion 개요 : 키워드 : ADC, A/D 변환기, AD 변환

ips 개요 : 키워드 : op-amp, 연산증폭기, OTA, CCII, 증폭기, 응용회로

iple of D/A Conversion 개요 : 키워드 : D/A

ipolar/CMOS OP-AMP (Operational Amplifier)의 내부 회로를 해석하고 검증할 수 있도록 ..

ips 개요 : ● Op-Amp을 사용한 신호 증폭기의 출현 이유와 전망. ● Op-Amp의 특성(장..

ip 마이콤(8-bit AVR 칩)을 사용한 계측회로 설계 ● 8-bit ADC와 DAC를 사용한 계측 회..

iple of PLL / understand and Applications of PLL 개요 : ● 위상 동기 루프(PLL)란 ..

iple of D/A Conversion 개요 : ● D/A 변환의 원리와 이것이 전자 통신 시스템에 사용..

iple of A-to-D Conversion 개요 : ● A/D 변환의 원리와 이것이 전자 통신 시스템에 ..

ip) ] ● 전자 및 정보통신에 있어서 전자회로의 중요성. ● 전자회로 설계 전문가의 전..

ips between the algorithm and hardware architectues. With the new microsystem techi..

ipeline 구조, digital system에서 발생하는 timming 문제 등이다. Deep submicron 공정..

ip Design for Digital Hearing Aid 개요 : 디지털 및 아날로그 보청기의 기능 원리를 ..

ip)의 설계에 핵심요소인 embedded core와 이의 설계에 필요한 issue 들을 다룬다. 먼저 ..

ip-flop(dynamic & static) ● Clocking system ● Dynamic RAM, Static RAM, Flash mem..

ipelining과 병렬 처리 구조, retiming, folding, unfolding, systolic array 구조 등의 ..

ip Design Contest) 참여를 안내드립니다. 본 메일을 수신하신 팀은 지정공정/희망공정 ..

IC Design Education Center(IDEC)   2026년 정기 연구용 EDA Too..

ipc@kw.ac.kr02-940-5448 경북대 11월 13일(금) [경북대 예선 안내 바로가기] id..

IC Design Education Center(IDEC)   2026년 정기 연구용 EDA Too..