
VOD
교육자료
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 6718 |
synopsys license 적용 관련 (방화벽)
안녕하세요. 조경선입니다. 다름이 아니라 synopsys 라이센스 데몬 구동 후 .. |
조경선 | 23.07.17 | 38 |
| 6717 |
[답변] synopsys license 적용 관련 (방화벽)
안녕하세요. IDEC 조인신입니다. 방화벽으로 인해 문제가 발생할 경우.. |
조인신 | 23.07.17 | 18 |
| 6716 |
[답변] synopsys license 적용 관련 (방화벽)
안녕하세요~ 첨부1과 같이 VENDOR 라인의 마지막에 PORT=26586 로 설정.. |
조경선 | 23.07.17 | 13 |
| 6715 |
[답변] synopsys license 적용 관련 (방화벽)
안녕하세요. 라이선스 데몬 설정은 정상적으로 되어있은 것으로 보이는데요. .. |
관리자 | 23.07.17 | 39 |
| 6714 |
[답변] IND DRC waive 문제
안녕하세요. IDEC 조인신입니다. 999 와 CHipEDGE 는 sealring 을 추.. |
조인신 | 23.07.17 | 33 |
| 6713 |
[답변] SS28_2301 DB제출 관련 문의
ip 하면 되겠습니다 어차피 클라우드 서버에서 설계하면서 나오는 파일들.. |
선혜승 | 23.07.17 | 73 |
| 6712 |
[답변] ss28-2301회 서버 용량 관련 문의
서버를 재부팅 해야 할 것 같습니다. 중요 파일 저장 및 툴 .. |
김연태 | 23.07.15 | 52 |
| 6711 |
[답변] mosfet 사이즈 변화 관련 문의 드립니다.
ip으로 제작 후에는 1:2가 아닌 1:1.9 같은 비율로 제작 될 수 있다고 생각했습니다. 이.. |
남재현 | 23.07.14 | 6 |
| 6710 |
[답변] mosfet 사이즈 변화 관련 문의 드립니다.
ip으로 제작 후에는 1:2가 아닌 1:1.9 같은 비율로 제작 될 수 있다고 생각했습니다. 이.. |
조인신 | 23.07.14 | 20 |
| 6709 |
'license virtuoso schmatice' 경고 관련 문의
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Cadence Virtuoso, Spectre, .. |
오석진 | 23.07.14 | 21 |
| 6708 |
[답변] 'license virtuoso schmatice' 경고 관련 문의
안녕하세요. IDEC 조인신입니다. Always 를 선택하면 됩니다. 그럼 .. |
조인신 | 23.07.14 | 25 |
| 6707 |
[답변] PAD 관련 DRC 에러 문의드립니다.
ip 제작을 위해 Sawing을 고려한 간격을 두고 3개의 TOP을 배치하고 있습니다. 각각의 TO.. |
이지원 | 23.07.14 | 52 |
| 6706 |
[답변] PAD 관련 DRC 에러 문의드립니다.
ip 제작을 위해 Sawing을 고려한 간격을 두고 3개의 TOP을 배치하고 있습니다. 각각의 TO.. |
조인신 | 23.07.14 | 34 |
| 6705 |
[답변] PAD 관련 DRC 에러 문의드립니다.
ip 제작을 위해 Sawing을 고려한 간격을 두고 3개의 TOP을 배치하고 있습니다. 각각의 TO.. |
이지원 | 23.07.14 | 201 |
| 6704 |
swb가 실행되지 않습니다.
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Synopsys sentaurus EDA Tool 버.. |
김영헌 | 23.07.13 | 13 |
| 6703 |
[답변] swb가 실행되지 않습니다.
안녕하세요. IDEC 조인신입니다. command not found 에러는 tool 실행.. |
조인신 | 23.07.14 | 11 |
| 6702 |
[답변] swb가 실행되지 않습니다.
안녕하세요. 환경설정 파일은 어디서 확인할 수 있는지 알 수 있을까요 ? &nbs.. |
김영헌 | 23.07.17 | 5 |
| 6701 |
[답변] swb가 실행되지 않습니다.
환경 설정 파일은 사용자가 만드는 파일입니다. 파일의 위치와 파일명은 IDEC 에서는 알.. |
조인신 | 23.07.17 | 19 |
| 6700 |
Synopsys 라이센스 문의
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Synopsys SCL EDA Tool 버전(SCL/.. |
김민수 | 23.07.13 | 25 |
| 6699 |
[답변] Synopsys 라이센스 문의
IDEC 선혜승입니다 데몬을 돌리는 자체 랩실 서버의 ip 주.. |
선혜승 | 23.07.13 | 32 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 37 |
칩 테스트 보드 Ver2.0
IDEC 에서 칩 검증을 위하여 제작한 테스트 전용 보드이다.Ver2.0 보드는 기존 보드와 비.. |
선혜승 | 17.08.17 | 10609 |
| 36 |
Synopsys Custom Designer User guide
본 자료는 ipDK 를 사용하는 유저들이 필수적으로 참고해야 할 자료입니다 Synopsys .. |
선혜승 | 15.10.05 | 6973 |
| 35 |
e2l-반도체공학-반도체의 주요 응용 분야:컴퓨터와 반도체
ip까지 발전사 ● Mainframe, PC, workstation ● OS ● device driver ● 주변장치 ● post P.. |
구재희 | 04.12.30 | 737 |
| 34 |
e2l-반도체공학-반도체와 경제: semiconductor intellectual property
영문제목 : semiconductor intellectual property 개요 : ● 지적재산권(산업재산권, 저.. |
구재희 | 04.12.30 | 923 |
| 33 |
e2l-반도체공학-반도체와 경제: 반도체 분야의 career planning
영문제목 : Semiconductor career planning 개요 : ● 반도체 기술자의 유형(process, d.. |
구재희 | 04.12.30 | 1000 |
| 32 |
e2l-반도체공학-미래의 반도체 기술: Technology Roadmap
ip size ● wafer size ● pins ● frequency ● supply voltage ● power dissipation ● wiri.. |
구재희 | 04.12.30 | 1040 |
| 31 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 07.11.30 | 968 |
| 30 |
e2l-디지털시스템-임베디드 컴퓨터 구조
ipelining, Memory Hierarchy, Parallel Processing 키워드 : computer performance, c.. |
구재희 | 06.12.21 | 937 |
| 29 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 06.06.13 | 964 |
| 28 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : 키워드 : unsigned multiplier, Baugh-Wooley multiplier, mo.. |
구재희 | 06.06.13 | 1009 |
| 27 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple carry adder, carry look-ahead adder, carry-select adder, Brenk Kung adder |
구재희 | 06.06.13 | 979 |
| 26 |
e2l-디지털시스템-SoC 설계 자동화
ip communication, hardware synthesis, software synthesis, low power systems design,.. |
구재희 | 06.05.22 | 1019 |
| 25 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 05.09.20 | 1217 |
| 24 |
e2l-디지털시스템-디지털공학
iplier, Mux, Demux |
구재희 | 05.09.20 | 984 |
| 23 |
e2l-디지털시스템-시스템온칩설계
ip Design 개요 : 정보통신, 반도체 산업 및 집적회로 기술의 발전으로 과거에 한 보드.. |
구재희 | 05.09.20 | 1024 |
| 22 |
e2l-디지털시스템-컴퓨터 구조
ipelining, exceptions, advanced pipelining techniques, caches and memory hierarchy,.. |
구재희 | 05.09.16 | 786 |
| 21 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : ●고속 가산기의 원리, 종류(Carry Lookahead, Carry Skip, Carry.. |
구재희 | 04.12.30 | 1721 |
| 20 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple 가산기의 원리 및 장.단점 ● Serial 및 Ripple 가산기의 설계 ● 이진 곱셈기/나눗.. |
구재희 | 04.12.30 | 1135 |
| 19 |
e2l-디지털시스템-Verilog-HDL에 의한 디지털시스템 설계
ip-flop, Register, Counter 등) 교육방법: ● · 트레이닝 키트에 의한 관련 예제 회로 실.. |
구재희 | 04.12.30 | 1121 |
| 18 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 04.12.30 | 1466 |
1
2


