통합검색

안녕하세요. 조경선입니다.   다름이 아니라 synopsys 라이센스 데몬 구동 후 ..

안녕하세요. IDEC 조인신입니다.     방화벽으로 인해 문제가 발생할 경우..

  안녕하세요~   첨부1과 같이 VENDOR 라인의 마지막에 PORT=26586 로 설정..

  안녕하세요. 라이선스 데몬 설정은 정상적으로 되어있은 것으로 보이는데요. ..

안녕하세요. IDEC 조인신입니다.     999 와 CHipEDGE 는 sealring 을 추..

ip 하면 되겠습니다   어차피 클라우드 서버에서  설계하면서 나오는 파일들..

 서버를 재부팅 해야 할 것 같습니다.     중요 파일 저장 및 툴 ..

ip으로 제작 후에는 1:2가 아닌 1:1.9 같은 비율로 제작 될 수 있다고 생각했습니다. 이..

ip으로 제작 후에는 1:2가 아닌 1:1.9 같은 비율로 제작 될 수 있다고 생각했습니다. 이..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Cadence Virtuoso, Spectre, ..

안녕하세요. IDEC 조인신입니다.     Always 를 선택하면 됩니다. 그럼 ..

ip 제작을 위해 Sawing을 고려한 간격을 두고 3개의 TOP을 배치하고 있습니다. 각각의 TO..

ip 제작을 위해 Sawing을 고려한 간격을 두고 3개의 TOP을 배치하고 있습니다. 각각의 TO..

ip 제작을 위해 Sawing을 고려한 간격을 두고 3개의 TOP을 배치하고 있습니다. 각각의 TO..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Synopsys sentaurus EDA Tool 버..

안녕하세요. IDEC 조인신입니다.     command not found 에러는 tool 실행..

  안녕하세요. 환경설정 파일은 어디서 확인할 수 있는지 알 수 있을까요 ? &nbs..

환경 설정 파일은 사용자가 만드는 파일입니다. 파일의 위치와 파일명은 IDEC 에서는 알..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Synopsys SCL EDA Tool 버전(SCL/..

  IDEC 선혜승입니다     데몬을 돌리는 자체 랩실 서버의 ip 주..

iple of PLL / understand and Applications of PLL 개요 : 키워드 : PLL, DLL, SMD..

iple of A-to-D Conversion 개요 : 키워드 : ADC, A/D 변환기, AD 변환

ips 개요 : 키워드 : op-amp, 연산증폭기, OTA, CCII, 증폭기, 응용회로

iple of D/A Conversion 개요 : 키워드 : D/A

ipolar/CMOS OP-AMP (Operational Amplifier)의 내부 회로를 해석하고 검증할 수 있도록 ..

ips 개요 : ● Op-Amp을 사용한 신호 증폭기의 출현 이유와 전망. ● Op-Amp의 특성(장..

ip 마이콤(8-bit AVR 칩)을 사용한 계측회로 설계 ● 8-bit ADC와 DAC를 사용한 계측 회..

iple of PLL / understand and Applications of PLL 개요 : ● 위상 동기 루프(PLL)란 ..

iple of D/A Conversion 개요 : ● D/A 변환의 원리와 이것이 전자 통신 시스템에 사용..

iple of A-to-D Conversion 개요 : ● A/D 변환의 원리와 이것이 전자 통신 시스템에 ..

ip) ] ● 전자 및 정보통신에 있어서 전자회로의 중요성. ● 전자회로 설계 전문가의 전..

ips between the algorithm and hardware architectues. With the new microsystem techi..

ipeline 구조, digital system에서 발생하는 timming 문제 등이다. Deep submicron 공정..

ip Design for Digital Hearing Aid 개요 : 디지털 및 아날로그 보청기의 기능 원리를 ..

ip)의 설계에 핵심요소인 embedded core와 이의 설계에 필요한 issue 들을 다룬다. 먼저 ..

ip-flop(dynamic & static) ● Clocking system ● Dynamic RAM, Static RAM, Flash mem..

ipelining과 병렬 처리 구조, retiming, folding, unfolding, systolic array 구조 등의 ..

ip Design Contest) 참여를 안내드립니다. 본 메일을 수신하신 팀은 지정공정/희망공정 ..

IC Design Education Center(IDEC)   2026년 정기 연구용 EDA Too..

ipc@kw.ac.kr02-940-5448 경북대 11월 13일(금) [경북대 예선 안내 바로가기] id..

IC Design Education Center(IDEC)   2026년 정기 연구용 EDA Too..