
VOD
교육자료
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 6058 |
[답변] LVS setup issue 문의 드립니다
IDEC 선혜승입니다 어떻게 설정을 하신 것인지 알수 없어.. |
선혜승 | 23.01.02 | 32 |
| 6057 |
[답변] LVS setup issue 문의 드립니다
ip 두 가지 파일이 있는데, 혹시 이 중에 어떤 걸 세팅해야 하는 지 알 수 있을까요? &.. |
이원빈 | 23.01.02 | 31 |
| 6056 |
[답변] LVS setup issue 문의 드립니다
ip 두 가지 파일이 있는데, 혹시 이 중에 어떤 걸 세팅해야 하는 지 알 수 있을까요? &.. |
선혜승 | 23.01.02 | 99 |
| 6055 |
pad_rf 관련 문의 드립니다.
ip은 analog half A 입니다. 2023년 새해 복 많이 받으시고 항상 감사드립니다. |
장형준 | 23.01.01 | 43 |
| 6054 |
[답변] pad_rf 관련 문의 드립니다.
ip은 analog half A 입니다. 2023년 새해 복 많이 받으시고 항상 감사드립니다. |
선혜승 | 23.01.02 | 50 |
| 6053 |
MPW half-chip type B chip code 순서
ip type B의 경우에는 칩 코드를 오른쪽 아래에 할당할 때, 원래 기존의 왼쪽 위쪽에서 .. |
이민재 | 22.12.30 | 11 |
| 6052 |
[답변] MPW half-chip type B chip code 순서
ip type B의 경우에는 칩 코드를 오른쪽 아래에 할당할 때, 원래 기존의 왼쪽 위쪽에서 .. |
선혜승 | 23.01.02 | 15 |
| 6051 |
[답변] LVS, PEX 관련 문의
ipping objects on Calibre layer "pgate_mac_sf" in the generated layout in calibrevi.. |
김신웅 | 22.12.29 | 66 |
| 6050 |
[답변] LVS, PEX 관련 문의
ipping objects on Calibre layer "pgate_mac_sf" in the generated layout in calibrevi.. |
조인신 | 22.12.30 | 164 |
| 6049 |
DRC setup 과정에서 에러가 발생하여 문의드립니다
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : EDA Tool 버전(SCL/LCU/MGLS 포함.. |
이원빈 | 22.12.27 | 21 |
| 6048 |
[답변] DRC setup 과정에서 에러가 발생하여 문의드립니다
안녕하세요. IDEC 연구원 조인신입니다. 해당 공정은 IDEC 에서 지원.. |
조인신 | 22.12.28 | 16 |
| 6047 |
[답변] DRC setup 과정에서 에러가 발생하여 문의드립니다
안녕하세요. sourceme file을 적절히 수정해서 sourcing 하여도 해결이 안되네.. |
이원빈 | 22.12.28 | 38 |
| 6046 |
[답변] DRC setup 과정에서 에러가 발생하여 문의드립니다
IDEC 선혜승입니다 IDEC은 CALIBRE 2014.1_36.21 을.. |
선혜승 | 22.12.28 | 19 |
| 6045 |
[답변] DRC setup 과정에서 에러가 발생하여 문의드립니다
감사합니다. 아무래도 Calibre 버전 문제인 것 같습니다. 혹시 기존 Calibre를.. |
이원빈 | 22.12.28 | 15 |
| 6044 |
[답변] DRC setup 과정에서 에러가 발생하여 문의드립니다
Calibre 2022 버전 설치하니 오류 발생 안하네요! 도와주셔서 감사합니다. &nb.. |
이원빈 | 22.12.28 | 87 |
| 6043 |
Virtuoso 시스템 관련 문의드립니다
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : EDA Tool 버전(SCL/LCU/MGLS 포함.. |
이원빈 | 22.12.27 | 29 |
| 6042 |
[답변] Virtuoso 시스템 관련 문의드립니다
안녕하세요. IDEC 연구원 조인신입니다. Tool 이 강제 종료되는 것에.. |
조인신 | 22.12.27 | 16 |
| 6041 |
[답변] Virtuoso 시스템 관련 문의드립니다
안녕하세요. 이제 막 셋업이 된 공정이라 아직 schematic이 6개 밖에 없습니다... |
이원빈 | 22.12.27 | 6 |
| 6040 |
[답변] Virtuoso 시스템 관련 문의드립니다
schematic 의 문제가 아니라면 다른 것이 원인일 수도 있습니다. 혹시 서버에 원격 접속.. |
조인신 | 22.12.27 | 21 |
| 6039 |
[답변] Virtuoso 시스템 관련 문의드립니다
감사합니다. 말씀하신 부분 적용하여 진행해보겠습니다. [조.. |
이원빈 | 22.12.27 | 40 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 37 |
칩 테스트 보드 Ver2.0
IDEC 에서 칩 검증을 위하여 제작한 테스트 전용 보드이다.Ver2.0 보드는 기존 보드와 비.. |
선혜승 | 17.08.17 | 10609 |
| 36 |
Synopsys Custom Designer User guide
본 자료는 ipDK 를 사용하는 유저들이 필수적으로 참고해야 할 자료입니다 Synopsys .. |
선혜승 | 15.10.05 | 6973 |
| 35 |
e2l-반도체공학-반도체의 주요 응용 분야:컴퓨터와 반도체
ip까지 발전사 ● Mainframe, PC, workstation ● OS ● device driver ● 주변장치 ● post P.. |
구재희 | 04.12.30 | 737 |
| 34 |
e2l-반도체공학-반도체와 경제: semiconductor intellectual property
영문제목 : semiconductor intellectual property 개요 : ● 지적재산권(산업재산권, 저.. |
구재희 | 04.12.30 | 923 |
| 33 |
e2l-반도체공학-반도체와 경제: 반도체 분야의 career planning
영문제목 : Semiconductor career planning 개요 : ● 반도체 기술자의 유형(process, d.. |
구재희 | 04.12.30 | 1000 |
| 32 |
e2l-반도체공학-미래의 반도체 기술: Technology Roadmap
ip size ● wafer size ● pins ● frequency ● supply voltage ● power dissipation ● wiri.. |
구재희 | 04.12.30 | 1040 |
| 31 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 07.11.30 | 968 |
| 30 |
e2l-디지털시스템-임베디드 컴퓨터 구조
ipelining, Memory Hierarchy, Parallel Processing 키워드 : computer performance, c.. |
구재희 | 06.12.21 | 937 |
| 29 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 06.06.13 | 964 |
| 28 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : 키워드 : unsigned multiplier, Baugh-Wooley multiplier, mo.. |
구재희 | 06.06.13 | 1009 |
| 27 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple carry adder, carry look-ahead adder, carry-select adder, Brenk Kung adder |
구재희 | 06.06.13 | 979 |
| 26 |
e2l-디지털시스템-SoC 설계 자동화
ip communication, hardware synthesis, software synthesis, low power systems design,.. |
구재희 | 06.05.22 | 1019 |
| 25 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 05.09.20 | 1217 |
| 24 |
e2l-디지털시스템-디지털공학
iplier, Mux, Demux |
구재희 | 05.09.20 | 984 |
| 23 |
e2l-디지털시스템-시스템온칩설계
ip Design 개요 : 정보통신, 반도체 산업 및 집적회로 기술의 발전으로 과거에 한 보드.. |
구재희 | 05.09.20 | 1024 |
| 22 |
e2l-디지털시스템-컴퓨터 구조
ipelining, exceptions, advanced pipelining techniques, caches and memory hierarchy,.. |
구재희 | 05.09.16 | 786 |
| 21 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : ●고속 가산기의 원리, 종류(Carry Lookahead, Carry Skip, Carry.. |
구재희 | 04.12.30 | 1721 |
| 20 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple 가산기의 원리 및 장.단점 ● Serial 및 Ripple 가산기의 설계 ● 이진 곱셈기/나눗.. |
구재희 | 04.12.30 | 1135 |
| 19 |
e2l-디지털시스템-Verilog-HDL에 의한 디지털시스템 설계
ip-flop, Register, Counter 등) 교육방법: ● · 트레이닝 키트에 의한 관련 예제 회로 실.. |
구재희 | 04.12.30 | 1121 |
| 18 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 04.12.30 | 1466 |
1
2


