
VOD
교육자료
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 6038 |
[본센터] [본센터] 수업 신청 확인 문의
ip을 신청하였습니다. 하지만 같이 신청한 다른 사람에게만 문자가 오고 저에게는 오지않.. |
정예지 | 22.12.26 | 17 |
| 6037 |
[본센터] [답변] [본센터] 수업 신청 확인 문의
ip을 신청하였습니다. 하지만 같이 신청한 다른 사람에게만 문자가 오고 저에게는 오지않.. |
조인신 | 22.12.26 | 20 |
| 6036 |
[본센터] [답변] [본센터] 수업 신청 확인 문의
ip을 신청하였습니다. 하지만 같이 신청한 다른 사람에게만 문자가 오고 저에게는 오지않.. |
김영지 | 22.12.27 | 14 |
| 6035 |
ss28-2201 MPW 코너 관련 문의
ip을 IDEC에서 수령해왔습니다. 질문드릴 것은 받은 Chip의 process corner가 궁금합니.. |
노대원 | 22.12.26 | 40 |
| 6034 |
[답변] ss28-2201 MPW 코너 관련 문의
ip을 IDEC에서 수령해왔습니다. 질문드릴 것은 받은 Chip의 process corner가 궁금합니.. |
선혜승 | 22.12.27 | 44 |
| 6033 |
[본센터] 수업을 신청하였는데 문자 및 메일이 오지 않았습니다.
ip Design Flow 수업을 신청하였는데같이 신청한 사람에게만 문자연락이 오고 연락이 오.. |
정예지 | 22.12.23 | 44 |
| 6032 |
Primelib error
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Primelib EDA Tool 버전(SCL/LCU/.. |
오제영 | 22.12.22 | 36 |
| 6031 |
[답변] Primelib error
IDEC 선혜승입니다 어디에서 확인한 내용은 아니고,.. |
선혜승 | 22.12.23 | 39 |
| 6030 |
Cadence 실행 시, CIW 창 오류
안녕하세요. 인하대학교 전자공학과 강진구 교수님 연구실 김현인 석사생입니다.. |
김현인 | 22.12.22 | 13 |
| 6029 |
[답변] Cadence 실행 시, CIW 창 오류
안녕하세요. IDEC 연구원 조인신입니다. 혹시 서버에 원격 접속 프로.. |
조인신 | 22.12.22 | 11 |
| 6028 |
[답변] Cadence 실행 시, CIW 창 오류
답변 감사합니다. 네 Mobaxterm 프로그램 사용해서 접속했었습니다.  .. |
김현인 | 22.12.22 | 3 |
| 6027 |
[답변] Cadence 실행 시, CIW 창 오류
1. 필수적으로 해야 하는 사항은 없습니다. 2. xrdp 라는 것을 사용해 보시기 바랍니다... |
조인신 | 22.12.22 | 25 |
| 6026 |
SYNOPSYS SCL License 오류
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : SCL EDA Tool 버전(SCL/LCU/MGLS .. |
정민지 | 22.12.20 | 34 |
| 6025 |
[답변] SYNOPSYS SCL License 오류
IDEC 선혜승입니다 우선 메시지만 보면 lmgr.. |
선혜승 | 22.12.20 | 93 |
| 6024 |
synopsys network license 관련
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Synopsys front end EDA Tool 버.. |
한윤기 | 22.12.20 | 31 |
| 6023 |
[답변] synopsys network license 관련
IDEC 선혜승입니다 등록하신 vlsi20 과 vlsi22 번에 대해서는.. |
선혜승 | 22.12.20 | 54 |
| 6022 |
Cadence MMSIM License 오류 관련 문의드립니다
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Cadence virtuoso EDA Tool 버전(.. |
이원빈 | 22.12.20 | 26 |
| 6021 |
[답변] Cadence MMSIM License 오류 관련 문의드립니다
안녕하세요. IDEC 연구원 조인신입니다. cadence 라이선스를 IDEC 에.. |
조인신 | 22.12.20 | 57 |
| 6020 |
Corner Cell 생성중 process kill
ip 하위에 있는 core_wrapper와 ip가 가 서로 overlap 현상 입니다. 여러 레벨.. |
임석빈 | 22.12.20 | 22 |
| 6019 |
[답변] Corner Cell 생성중 process kill
ip 하위에 있는 core_wrapper와 ip가 가 서로 overlap 현상 입니다. 여러 레벨.. |
선혜승 | 22.12.20 | 13 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 37 |
칩 테스트 보드 Ver2.0
IDEC 에서 칩 검증을 위하여 제작한 테스트 전용 보드이다.Ver2.0 보드는 기존 보드와 비.. |
선혜승 | 17.08.17 | 10609 |
| 36 |
Synopsys Custom Designer User guide
본 자료는 ipDK 를 사용하는 유저들이 필수적으로 참고해야 할 자료입니다 Synopsys .. |
선혜승 | 15.10.05 | 6973 |
| 35 |
e2l-반도체공학-반도체의 주요 응용 분야:컴퓨터와 반도체
ip까지 발전사 ● Mainframe, PC, workstation ● OS ● device driver ● 주변장치 ● post P.. |
구재희 | 04.12.30 | 737 |
| 34 |
e2l-반도체공학-반도체와 경제: semiconductor intellectual property
영문제목 : semiconductor intellectual property 개요 : ● 지적재산권(산업재산권, 저.. |
구재희 | 04.12.30 | 923 |
| 33 |
e2l-반도체공학-반도체와 경제: 반도체 분야의 career planning
영문제목 : Semiconductor career planning 개요 : ● 반도체 기술자의 유형(process, d.. |
구재희 | 04.12.30 | 1000 |
| 32 |
e2l-반도체공학-미래의 반도체 기술: Technology Roadmap
ip size ● wafer size ● pins ● frequency ● supply voltage ● power dissipation ● wiri.. |
구재희 | 04.12.30 | 1040 |
| 31 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 07.11.30 | 968 |
| 30 |
e2l-디지털시스템-임베디드 컴퓨터 구조
ipelining, Memory Hierarchy, Parallel Processing 키워드 : computer performance, c.. |
구재희 | 06.12.21 | 937 |
| 29 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 06.06.13 | 964 |
| 28 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : 키워드 : unsigned multiplier, Baugh-Wooley multiplier, mo.. |
구재희 | 06.06.13 | 1009 |
| 27 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple carry adder, carry look-ahead adder, carry-select adder, Brenk Kung adder |
구재희 | 06.06.13 | 979 |
| 26 |
e2l-디지털시스템-SoC 설계 자동화
ip communication, hardware synthesis, software synthesis, low power systems design,.. |
구재희 | 06.05.22 | 1019 |
| 25 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 05.09.20 | 1217 |
| 24 |
e2l-디지털시스템-디지털공학
iplier, Mux, Demux |
구재희 | 05.09.20 | 984 |
| 23 |
e2l-디지털시스템-시스템온칩설계
ip Design 개요 : 정보통신, 반도체 산업 및 집적회로 기술의 발전으로 과거에 한 보드.. |
구재희 | 05.09.20 | 1024 |
| 22 |
e2l-디지털시스템-컴퓨터 구조
ipelining, exceptions, advanced pipelining techniques, caches and memory hierarchy,.. |
구재희 | 05.09.16 | 786 |
| 21 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : ●고속 가산기의 원리, 종류(Carry Lookahead, Carry Skip, Carry.. |
구재희 | 04.12.30 | 1721 |
| 20 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple 가산기의 원리 및 장.단점 ● Serial 및 Ripple 가산기의 설계 ● 이진 곱셈기/나눗.. |
구재희 | 04.12.30 | 1135 |
| 19 |
e2l-디지털시스템-Verilog-HDL에 의한 디지털시스템 설계
ip-flop, Register, Counter 등) 교육방법: ● · 트레이닝 키트에 의한 관련 예제 회로 실.. |
구재희 | 04.12.30 | 1121 |
| 18 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 04.12.30 | 1466 |
1
2


