통합검색

cadence 라이선스는 IDEC 에서 중앙 관리합니다. 라이선스 서버는 정상적으로 동작하고 ..

   이해했습니다.  라이센스 확인시 문제가 없는거 같아서 환경 ..

cadence virtuoso 를 실행하기 위해 설정한 내용이 확인이 되지 않습니다. 라이선스 세..

 5280@idec_라이선스서버의ip 로 되어있습니다.     [조인신]님..

라이선스 내용을  5280@143.248.230.188:5280@143.248.230.169:5280@143.248.2..

   해결되었습니다.  계속해서 빠른 답변해주셔서 정말 감사합니다.&nb..

안녕하세요? 조인신 연구원님, 빠른 답변 감사합니다. 연구실 HOSTNAME / ip Address ..

 안녕하세요 해당 문제에 대해 교수님께 여쭤보고 해결하였습니다. [변철우]님의 ..

ip에서는 분주값을 지정하게 되있어서 저희같이 매번 값을 받아와 분주하는 경우는 어찌..

ip에서는 분주값을 지정하게 되있어서 저희같이 매번 값을 받아와 분주하는 경우는 어찌..

ipt에서 delay나 uncertainty, transition 값 등을 참고하여 사용하고자 하였는데요. 20..

ipt에서 delay나 uncertainty, transition 값 등을 참고하여 사용하고자 하였는데요. 20..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Synopsys 사의 Siliconsmart ..

  IDEC 선혜승입니다     툴이 기본적으로 SIS_CHAR 라는 FEAURE..

  안녕하세요, 선혜승 연구원님. 답변 감사합니다.    답변해주신대..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : EDA Tool 버전(SCL/LCU/MGLS 포함..

안녕하세요. IDEC 연구원 조인신입니다.     첨부한 내용만으로는 원인 파..

  이메일로 로그파일 보내드렸습니다. 컴퓨터로는 게시글 올리기를 누르면 올라가..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Cadence EDA Tool 버전(SCL/LCU/M..

안녕하세요. IDEC 연구원 조인신입니다.     해당 문제는 Tool 과 관련된 ..

iple of PLL / understand and Applications of PLL 개요 : 키워드 : PLL, DLL, SMD..

iple of A-to-D Conversion 개요 : 키워드 : ADC, A/D 변환기, AD 변환

ips 개요 : 키워드 : op-amp, 연산증폭기, OTA, CCII, 증폭기, 응용회로

iple of D/A Conversion 개요 : 키워드 : D/A

ipolar/CMOS OP-AMP (Operational Amplifier)의 내부 회로를 해석하고 검증할 수 있도록 ..

ips 개요 : ● Op-Amp을 사용한 신호 증폭기의 출현 이유와 전망. ● Op-Amp의 특성(장..

ip 마이콤(8-bit AVR 칩)을 사용한 계측회로 설계 ● 8-bit ADC와 DAC를 사용한 계측 회..

iple of PLL / understand and Applications of PLL 개요 : ● 위상 동기 루프(PLL)란 ..

iple of D/A Conversion 개요 : ● D/A 변환의 원리와 이것이 전자 통신 시스템에 사용..

iple of A-to-D Conversion 개요 : ● A/D 변환의 원리와 이것이 전자 통신 시스템에 ..

ip) ] ● 전자 및 정보통신에 있어서 전자회로의 중요성. ● 전자회로 설계 전문가의 전..

ips between the algorithm and hardware architectues. With the new microsystem techi..

ipeline 구조, digital system에서 발생하는 timming 문제 등이다. Deep submicron 공정..

ip Design for Digital Hearing Aid 개요 : 디지털 및 아날로그 보청기의 기능 원리를 ..

ip)의 설계에 핵심요소인 embedded core와 이의 설계에 필요한 issue 들을 다룬다. 먼저 ..

ip-flop(dynamic & static) ● Clocking system ● Dynamic RAM, Static RAM, Flash mem..

ipelining과 병렬 처리 구조, retiming, folding, unfolding, systolic array 구조 등의 ..

ip Design Contest) 참여를 안내드립니다. 본 메일을 수신하신 팀은 지정공정/희망공정 ..

IC Design Education Center(IDEC)   2026년 정기 연구용 EDA Too..

ipc@kw.ac.kr02-940-5448 경북대 11월 13일(금) [경북대 예선 안내 바로가기] id..

IC Design Education Center(IDEC)   2026년 정기 연구용 EDA Too..