
VOD
교육자료
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 5558 |
[답변] primesim 설치 에러메세지 문의
IDEC 선혜승입니다 터미널에 나오는 @ 바로.. |
선혜승 | 22.07.11 | 72 |
| 5557 |
virtuoso 실행 오류 문의드립니다. (DB-320001)
ip address 도 알맞게 등록했다고 생각이 되는데,어떤 문제로 인하여 virtuoso가 실행이 .. |
양성훈 | 22.07.11 | 98 |
| 5556 |
[답변] virtuoso 실행 오류 문의드립니다. (DB-320001)
ip address 도 알맞게 등록했다고 생각이 되는데,어떤 문제로 인하여 virtuoso가 실행이 .. |
조인신 | 22.07.11 | 64 |
| 5555 |
[답변] virtuoso 실행 오류 문의드립니다. (DB-320001)
ip address 도 알맞게 등록했다고 생각이 되는데,어떤 문제로 인하여 virtuoso가 실행이 .. |
박상수 | 22.07.11 | 32 |
| 5554 |
[답변] virtuoso 실행 오류 문의드립니다. (DB-320001)
ip address 도 알맞게 등록했다고 생각이 되는데,어떤 문제로 인하여 virtuoso가 실행이 .. |
선혜승 | 22.07.11 | 39 |
| 5553 |
[답변] virtuoso 실행 오류 문의드립니다. (DB-320001)
ip address 도 알맞게 등록했다고 생각이 되는데,어떤 문제로 인하여 virtuoso가 실행이 .. |
정기석 | 22.07.11 | 27 |
| 5552 |
[답변] virtuoso 실행 오류 문의드립니다. (DB-320001)
ip address 도 알맞게 등록했다고 생각이 되는데,어떤 문제로 인하여 virtuoso가 실행이 .. |
선혜승 | 22.07.11 | 211 |
| 5551 |
22-01 IDEC MPW PCELL 관련 문의
ipple well을 깔고 body를 분리해야할까요? 감사합니다. 노대원 드림. |
노대원 | 22.07.09 | 48 |
| 5550 |
[답변] 22-01 IDEC MPW PCELL 관련 문의
ipple well을 깔고 body를 분리해야할까요? 감사합니다. 노대원 드림. |
조인신 | 22.07.11 | 68 |
| 5549 |
[본센터] [2018-IDEC 연구원교육] Cell-based flow 교육 자료 내용중 .db파일 질문
ipt파일인 common_lib_setup.tcl파일에서 set search_path "$PDK/BE/Astro_FRAM/m.. |
최지웅 | 22.07.08 | 39 |
| 5548 |
[본센터] [답변] [2018-IDEC 연구원교육] Cell-based flow 교육 자료 내용중 .db파..
ipt파일인 common_lib_setup.tcl파일에서 set search_path "$PDK/BE/Astro_FRAM/m.. |
선혜승 | 22.07.11 | 37 |
| 5547 |
PNR 과정에서 Half_A 관련하여 문의드립니다.
ip이라 160핀을 기준으로 파워셀을 추가하고, 160개의 IO셀 패드에 대한 정보를 정의하고.. |
박상수 | 22.07.07 | 49 |
| 5546 |
[답변] PNR 과정에서 Half_A 관련하여 문의드립니다.
ip이라 160핀을 기준으로 파워셀을 추가하고, 160개의 IO셀 패드에 대한 정보를 정의하고.. |
선혜승 | 22.07.08 | 25 |
| 5545 |
[답변] PNR 과정에서 Half_A 관련하여 문의드립니다.
ip이라 160핀을 기준으로 파워셀을 추가하고, 160개의 IO셀 패드에 대한 정보를 정의하고.. |
박상수 | 22.07.08 | 22 |
| 5544 |
[답변] PNR 과정에서 Half_A 관련하여 문의드립니다.
ip이라 160핀을 기준으로 파워셀을 추가하고, 160개의 IO셀 패드에 대한 정보를 정의하고.. |
선혜승 | 22.07.08 | 65 |
| 5543 |
hspice 라이센스 수량 문제
EDA Tool 명(SCL/LCU/MGLS 포함) : hspice EDA Tool 버전(SCL/LCU/MGLS 포함.. |
박가경 | 22.07.07 | 40 |
| 5542 |
[답변] hspice 라이센스 수량 문제
안녕하세요. IDEC 연구원 조인신입니다. 첨부한 파일 중 hspice .. |
조인신 | 22.07.07 | 46 |
| 5541 |
TOPCELL VDD 관련 문의
ip이 2개라 VDD의 이름이 겹치게 됩니다. (칩 하나당 4개의 VDD) 그래서 이러한 경우 어.. |
김진호 | 22.07.07 | 28 |
| 5540 |
[답변] TOPCELL VDD 관련 문의
ip이 2개라 VDD의 이름이 겹치게 됩니다. (칩 하나당 4개의 VDD) 그래서 이러한 경우 어.. |
조인신 | 22.07.07 | 23 |
| 5539 |
[답변] TOPCELL VDD 관련 문의
ip이 2개라 VDD의 이름이 겹치게 됩니다. (칩 하나당 4개의 VDD) 그래서 이러한 경우 어.. |
김진호 | 22.07.07 | 36 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 37 |
칩 테스트 보드 Ver2.0
IDEC 에서 칩 검증을 위하여 제작한 테스트 전용 보드이다.Ver2.0 보드는 기존 보드와 비.. |
선혜승 | 17.08.17 | 10609 |
| 36 |
Synopsys Custom Designer User guide
본 자료는 ipDK 를 사용하는 유저들이 필수적으로 참고해야 할 자료입니다 Synopsys .. |
선혜승 | 15.10.05 | 6973 |
| 35 |
e2l-반도체공학-반도체의 주요 응용 분야:컴퓨터와 반도체
ip까지 발전사 ● Mainframe, PC, workstation ● OS ● device driver ● 주변장치 ● post P.. |
구재희 | 04.12.30 | 737 |
| 34 |
e2l-반도체공학-반도체와 경제: semiconductor intellectual property
영문제목 : semiconductor intellectual property 개요 : ● 지적재산권(산업재산권, 저.. |
구재희 | 04.12.30 | 923 |
| 33 |
e2l-반도체공학-반도체와 경제: 반도체 분야의 career planning
영문제목 : Semiconductor career planning 개요 : ● 반도체 기술자의 유형(process, d.. |
구재희 | 04.12.30 | 1000 |
| 32 |
e2l-반도체공학-미래의 반도체 기술: Technology Roadmap
ip size ● wafer size ● pins ● frequency ● supply voltage ● power dissipation ● wiri.. |
구재희 | 04.12.30 | 1040 |
| 31 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 07.11.30 | 968 |
| 30 |
e2l-디지털시스템-임베디드 컴퓨터 구조
ipelining, Memory Hierarchy, Parallel Processing 키워드 : computer performance, c.. |
구재희 | 06.12.21 | 937 |
| 29 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 06.06.13 | 964 |
| 28 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : 키워드 : unsigned multiplier, Baugh-Wooley multiplier, mo.. |
구재희 | 06.06.13 | 1009 |
| 27 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple carry adder, carry look-ahead adder, carry-select adder, Brenk Kung adder |
구재희 | 06.06.13 | 979 |
| 26 |
e2l-디지털시스템-SoC 설계 자동화
ip communication, hardware synthesis, software synthesis, low power systems design,.. |
구재희 | 06.05.22 | 1019 |
| 25 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 05.09.20 | 1217 |
| 24 |
e2l-디지털시스템-디지털공학
iplier, Mux, Demux |
구재희 | 05.09.20 | 984 |
| 23 |
e2l-디지털시스템-시스템온칩설계
ip Design 개요 : 정보통신, 반도체 산업 및 집적회로 기술의 발전으로 과거에 한 보드.. |
구재희 | 05.09.20 | 1024 |
| 22 |
e2l-디지털시스템-컴퓨터 구조
ipelining, exceptions, advanced pipelining techniques, caches and memory hierarchy,.. |
구재희 | 05.09.16 | 786 |
| 21 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : ●고속 가산기의 원리, 종류(Carry Lookahead, Carry Skip, Carry.. |
구재희 | 04.12.30 | 1721 |
| 20 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple 가산기의 원리 및 장.단점 ● Serial 및 Ripple 가산기의 설계 ● 이진 곱셈기/나눗.. |
구재희 | 04.12.30 | 1135 |
| 19 |
e2l-디지털시스템-Verilog-HDL에 의한 디지털시스템 설계
ip-flop, Register, Counter 등) 교육방법: ● · 트레이닝 키트에 의한 관련 예제 회로 실.. |
구재희 | 04.12.30 | 1121 |
| 18 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 04.12.30 | 1466 |
1
2


