
VOD
교육자료
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 5178 |
[답변] 삼성28나노 keepout Warning 관련
IDEC 선혜승입니다 확답을 드리긴 어렵습니다 진행해 보시면.. |
선혜승 | 22.04.08 | 23 |
| 5177 |
StarRC Error 관련 질문
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : StarRC EDA Tool 버전(SCL/LCU/MG.. |
박현철 | 22.04.06 | 30 |
| 5176 |
[답변] StarRC Error 관련 질문
안녕하세요. IDEC 연구원 조인신입니다. 해당 문제에 대해서는 PDK 를.. |
조인신 | 22.04.06 | 51 |
| 5175 |
Siliconsmart 라이센스 관련 문의
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Siliconsmart EDA Tool 버전(SCL/.. |
이준종 | 22.04.05 | 30 |
| 5174 |
[답변] Siliconsmart 라이센스 관련 문의
IDEC 선혜승입니다 툴이 구동될때 필요한 기능은 SIS.. |
선혜승 | 22.04.05 | 19 |
| 5173 |
[답변] Siliconsmart 라이센스 관련 문의
제가 잘 몰라서 궁금해서 그런데, 혹시 SIS_CHAR을 구동시켜야 하는게 어떤것을 .. |
이준종 | 22.04.05 | 10 |
| 5172 |
[답변] Siliconsmart 라이센스 관련 문의
데몬은 lmstat 로 확인되는 것으로 생각하면 됩니다. lmstat 로 확인했을 때 SIS_C.. |
조인신 | 22.04.06 | 7 |
| 5171 |
[답변] Siliconsmart 라이센스 관련 문의
lmstat로 확인했을 때 위와같이 SIS_CHAR이 없습니다. 직전 라이센스에.. |
이준종 | 22.04.06 | 6 |
| 5170 |
[답변] Siliconsmart 라이센스 관련 문의
IDEC 에서 제공하는 라이선스 파일을 확인해보니 SIS_CHAR 가 포함되어 있습니다... |
조인신 | 22.04.06 | 34 |
| 5169 |
삼성 28nm 머지 LVS관련해서 문의드립니다.
ip하지 않은 상태로 추가하였는데, 머지 후에 virtuoso에서 손으로 직접 Flip해도 괜찮은.. |
이석진 | 22.04.05 | 77 |
| 5168 |
[답변] 삼성 28nm 머지 LVS관련해서 문의드립니다.
ip하지 않은 상태로 추가하였는데, 머지 후에 virtuoso에서 손으로 직접 Flip해도 괜찮은.. |
선혜승 | 22.04.05 | 45 |
| 5167 |
[답변] 삼성 28nm 머지 LVS관련해서 문의드립니다.
ip하지 않은 상태로 추가하였는데, 머지 후에 virtuoso에서 손으로 직접 Flip해도 괜찮은.. |
이석진 | 22.04.05 | 78 |
| 5166 |
[답변] 삼성 28nm 머지 LVS관련해서 문의드립니다.
ip하지 않은 상태로 추가하였는데, 머지 후에 virtuoso에서 손으로 직접 Flip해도 괜찮은.. |
선혜승 | 22.04.06 | 224 |
| 5165 |
Cadence auCdl 설정 방법 문의
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) :Cadence EDA Tool 버전(SCL/LCU/MG.. |
박재구 | 22.04.04 | 23 |
| 5164 |
[답변] Cadence auCdl 설정 방법 문의
안녕하세요. IDEC 연구원 조인신입니다. PAD 의 layout 은 stream in .. |
조인신 | 22.04.04 | 19 |
| 5163 |
[답변] Cadence auCdl 설정 방법 문의
안녕하세요. 박재구입니다. 답변 감사합니다. 알려주신 첫번째 방법처럼 .cdl을 .. |
박재구 | 22.04.04 | 20 |
| 5162 |
[답변] Cadence auCdl 설정 방법 문의
iption Language) format. To create a CDL netlist for an analog circuit, you use a n.. |
조인신 | 22.04.05 | 72 |
| 5161 |
CDB > OA conversion 관련하여 질문드립니다.
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Cadence EDA Tool 버전(SCL/LCU/M.. |
김태수 | 22.04.01 | 22 |
| 5160 |
[답변] CDB > OA conversion 관련하여 질문드립니다.
안녕하세요. IDEC 연구원 조인신입니다. 확장자가 CDB 인 경우 IC51 .. |
조인신 | 22.04.01 | 19 |
| 5159 |
[답변] CDB > OA conversion 관련하여 질문드립니다.
안녕하세요, 조인신 연구원님. 답변 감사드립니다. IC51을 설치하고자.. |
김태수 | 22.04.04 | 4 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 17 |
e2l-아날로그 회로-PLL의 원리 및 PLL의 이해 및 응용
iple of PLL / understand and Applications of PLL 개요 : 키워드 : PLL, DLL, SMD.. |
구재희 | 06.06.13 | 1274 |
| 16 |
e2l-아날로그 회로-A/D 변환의 원리, 종류, 이해 및 응용
iple of A-to-D Conversion 개요 : 키워드 : ADC, A/D 변환기, AD 변환 |
구재희 | 06.06.13 | 1264 |
| 15 |
e2l-아날로그 회로-OP-Amp 및 이외의 IC 칩(chip)을 사용한 증폭기 회로 해석 및 응용
ips 개요 : 키워드 : op-amp, 연산증폭기, OTA, CCII, 증폭기, 응용회로 |
구재희 | 06.06.13 | 1172 |
| 14 |
e2l-아날로그 회로-D/A 변환의 원리, 종류, 이해 및 응용
iple of D/A Conversion 개요 : 키워드 : D/A |
구재희 | 05.09.07 | 1079 |
| 13 |
e2l-아날로그 회로-마이크로 전자회로
ipolar/CMOS OP-AMP (Operational Amplifier)의 내부 회로를 해석하고 검증할 수 있도록 .. |
구재희 | 05.01.05 | 1053 |
| 12 |
e2l-아날로그 회로-OP-Amp 및 이외의 IC 칩(chip)을 사용한 증폭기 회로 해석 및 응용
ips 개요 : ● Op-Amp을 사용한 신호 증폭기의 출현 이유와 전망. ● Op-Amp의 특성(장.. |
구재희 | 04.12.30 | 1699 |
| 11 |
e2l-아날로그 회로-마이콤과 그 주변회로(메모리) 해석 및 용용회로 설계
ip 마이콤(8-bit AVR 칩)을 사용한 계측회로 설계 ● 8-bit ADC와 DAC를 사용한 계측 회.. |
구재희 | 04.12.30 | 1123 |
| 10 |
e2l-아날로그 회로-PLL의 원리 및 PLL의 이해 및 응용
iple of PLL / understand and Applications of PLL 개요 : ● 위상 동기 루프(PLL)란 .. |
구재희 | 04.12.30 | 1343 |
| 9 |
e2l-아날로그 회로-D/A 변환의 원리, 종류, 이해 및 응용
iple of D/A Conversion 개요 : ● D/A 변환의 원리와 이것이 전자 통신 시스템에 사용.. |
구재희 | 04.12.30 | 2123 |
| 8 |
e2l-아날로그 회로-A/D 변환의 원리, 종류, 이해 및 응용
iple of A-to-D Conversion 개요 : ● A/D 변환의 원리와 이것이 전자 통신 시스템에 .. |
구재희 | 04.12.30 | 1162 |
| 7 |
e2l-아날로그 회로-전자 회로란 무엇이고 공부할 필요성과 전자회로 전문가의 전망
ip) ] ● 전자 및 정보통신에 있어서 전자회로의 중요성. ● 전자회로 설계 전문가의 전.. |
구재희 | 04.12.30 | 1609 |
| 6 |
e2l-접적회로-저전력설계 및 최적화
ips between the algorithm and hardware architectues. With the new microsystem techi.. |
구재희 | 06.12.21 | 754 |
| 5 |
e2l-접적회로-디지털 집적회로
ipeline 구조, digital system에서 발생하는 timming 문제 등이다. Deep submicron 공정.. |
구재희 | 06.07.18 | 821 |
| 4 |
e2l-접적회로-디지털 보청기를 위한 칩 설계
ip Design for Digital Hearing Aid 개요 : 디지털 및 아날로그 보청기의 기능 원리를 .. |
구재희 | 05.09.16 | 893 |
| 3 |
e2l-접적회로-CAD 및 컴퓨터시스템 특론
ip)의 설계에 핵심요소인 embedded core와 이의 설계에 필요한 issue 들을 다룬다. 먼저 .. |
구재희 | 05.01.05 | 790 |
| 2 |
e2l-접적회로-Synchronous Digital System
ip-flop(dynamic & static) ● Clocking system ● Dynamic RAM, Static RAM, Flash mem.. |
구재희 | 04.12.30 | 741 |
| 1 |
e2l-통신 및 신호처리-VLSI Digital Signal Processing
ipelining과 병렬 처리 구조, retiming, folding, unfolding, systolic array 구조 등의 .. |
구재희 | 05.01.05 | 644 |
1
2


