
VOD
교육자료
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 4871 |
[답변] StarRC 툴 구동 관련 문의
잘 해결되었습니다. 답변 감사합니다. [조인신]님의 글 ========.. |
장동원 | 22.01.23 | 68 |
| 4870 |
Catapult OS관련
ip를 bahsrc에 기입하여 source하였습니다. 혹시 사용중인 OS가 ubuntu라 지원되.. |
김준성 | 22.01.19 | 19 |
| 4869 |
[답변] Catapult OS관련
ip를 bahsrc에 기입하여 source하였습니다. 혹시 사용중인 OS가 ubuntu라 지원되.. |
조인신 | 22.01.19 | 10 |
| 4868 |
[답변] Catapult OS관련
ip를 bahsrc에 기입하여 source하였습니다. 혹시 사용중인 OS가 ubuntu라 지원되.. |
김준성 | 22.01.19 | 19 |
| 4867 |
Hspice 라이센스
Hspice를 CentOS7에 설치해서 사용중인데. 아래와 같은 라이센스 문제가 있어서 문의드드.. |
김영민 | 22.01.18 | 31 |
| 4866 |
[답변] Hspice 라이센스
안녕하세요. IDEC 연구원 조인신입니다. 확인하신 것처럼 서버의 방화벽으로 .. |
조인신 | 22.01.19 | 43 |
| 4865 |
Silvaco사의 Smartspice tool 문의입니다.
ip가 등록이 되어있는 상태입니다. 혹시 라이센스가 만료되었거나 라이센스 서버가 바뀌.. |
안종찬 | 22.01.18 | 33 |
| 4864 |
[답변] Silvaco사의 Smartspice tool 문의입니다.
ip가 등록이 되어있는 상태입니다. 혹시 라이센스가 만료되었거나 라이센스 서버가 바뀌.. |
조인신 | 22.01.18 | 36 |
| 4863 |
라이센스 관련 문의
ip address를 idec 홈페이지에서 수정하였습니다. Hostname은 현재 겹치지 않게 설정하.. |
김태욱 | 22.01.18 | 33 |
| 4862 |
[답변] 라이센스 관련 문의
ip 를 수정하신 시간이 언제인지 확인되지 않으나 매일 0, 6, 12, 18 시에 변경된.. |
조인신 | 22.01.18 | 13 |
| 4861 |
[답변] 라이센스 관련 문의
ip 를 수정하신 시간이 언제인지 확인되지 않으나 매일 0, 6, 12, 18 시에 변경된.. |
김태욱 | 22.01.18 | 9 |
| 4860 |
[답변] 라이센스 관련 문의
ip 를 수정하신 시간이 언제인지 확인되지 않으나 매일 0, 6, 12, 18 시에 변경된.. |
관리자 | 22.01.18 | 12 |
| 4859 |
[답변] 라이센스 관련 문의
ip (끝자리 88)로 적용해주실 수 있으실까요? 감사합니다. [관리자]님의.. |
김태욱 | 22.01.18 | 15 |
| 4858 |
[답변] 라이센스 관련 문의
ip (끝자리 88)로 적용해주실 수 있으실까요? 감사합니다. [관리자]님의.. |
관리자 | 22.01.19 | 30 |
| 4857 |
solvenet
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : EDA Tool 버전(SCL/LCU/MGLS 포함.. |
유가현 | 22.01.17 | 38 |
| 4856 |
[답변] solvenet
유가현님 안녕하세요? IDEC 이경옥입니다. Solvnet의 경우 매년 계정을 갱신해.. |
이경옥 | 22.01.17 | 70 |
| 4855 |
command.log error
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : DC EDA Tool 버전(SCL/LCU/MGLS .. |
Usman Muhammad | 22.01.17 | 13 |
| 4854 |
[답변] command.log error
Hello Good news I told you about Error .. |
선혜승 | 22.01.17 | 15 |
| 4853 |
VCS FGP 모드 라이센스 관련해서 문의드립니다.
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Synopsys VCS EDA Tool 버전(SCL/.. |
김준수 | 22.01.17 | 12 |
| 4852 |
[답변] VCS FGP 모드 라이센스 관련해서 문의드립니다.
IDEC 선혜승입니다 해당 기능은 들어있지 않습니다 &.. |
선혜승 | 22.01.17 | 19 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 37 |
칩 테스트 보드 Ver2.0
IDEC 에서 칩 검증을 위하여 제작한 테스트 전용 보드이다.Ver2.0 보드는 기존 보드와 비.. |
선혜승 | 17.08.17 | 10610 |
| 36 |
Synopsys Custom Designer User guide
본 자료는 ipDK 를 사용하는 유저들이 필수적으로 참고해야 할 자료입니다 Synopsys .. |
선혜승 | 15.10.05 | 6973 |
| 35 |
e2l-반도체공학-반도체의 주요 응용 분야:컴퓨터와 반도체
ip까지 발전사 ● Mainframe, PC, workstation ● OS ● device driver ● 주변장치 ● post P.. |
구재희 | 04.12.30 | 737 |
| 34 |
e2l-반도체공학-반도체와 경제: semiconductor intellectual property
영문제목 : semiconductor intellectual property 개요 : ● 지적재산권(산업재산권, 저.. |
구재희 | 04.12.30 | 923 |
| 33 |
e2l-반도체공학-반도체와 경제: 반도체 분야의 career planning
영문제목 : Semiconductor career planning 개요 : ● 반도체 기술자의 유형(process, d.. |
구재희 | 04.12.30 | 1000 |
| 32 |
e2l-반도체공학-미래의 반도체 기술: Technology Roadmap
ip size ● wafer size ● pins ● frequency ● supply voltage ● power dissipation ● wiri.. |
구재희 | 04.12.30 | 1040 |
| 31 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 07.11.30 | 968 |
| 30 |
e2l-디지털시스템-임베디드 컴퓨터 구조
ipelining, Memory Hierarchy, Parallel Processing 키워드 : computer performance, c.. |
구재희 | 06.12.21 | 937 |
| 29 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 06.06.13 | 964 |
| 28 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : 키워드 : unsigned multiplier, Baugh-Wooley multiplier, mo.. |
구재희 | 06.06.13 | 1009 |
| 27 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple carry adder, carry look-ahead adder, carry-select adder, Brenk Kung adder |
구재희 | 06.06.13 | 979 |
| 26 |
e2l-디지털시스템-SoC 설계 자동화
ip communication, hardware synthesis, software synthesis, low power systems design,.. |
구재희 | 06.05.22 | 1019 |
| 25 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 05.09.20 | 1217 |
| 24 |
e2l-디지털시스템-디지털공학
iplier, Mux, Demux |
구재희 | 05.09.20 | 984 |
| 23 |
e2l-디지털시스템-시스템온칩설계
ip Design 개요 : 정보통신, 반도체 산업 및 집적회로 기술의 발전으로 과거에 한 보드.. |
구재희 | 05.09.20 | 1024 |
| 22 |
e2l-디지털시스템-컴퓨터 구조
ipelining, exceptions, advanced pipelining techniques, caches and memory hierarchy,.. |
구재희 | 05.09.16 | 786 |
| 21 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : ●고속 가산기의 원리, 종류(Carry Lookahead, Carry Skip, Carry.. |
구재희 | 04.12.30 | 1721 |
| 20 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple 가산기의 원리 및 장.단점 ● Serial 및 Ripple 가산기의 설계 ● 이진 곱셈기/나눗.. |
구재희 | 04.12.30 | 1135 |
| 19 |
e2l-디지털시스템-Verilog-HDL에 의한 디지털시스템 설계
ip-flop, Register, Counter 등) 교육방법: ● · 트레이닝 키트에 의한 관련 예제 회로 실.. |
구재희 | 04.12.30 | 1121 |
| 18 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 04.12.30 | 1466 |
1
2


