통합검색

    IDEC 선헤승입니다  의식의 흐름대로 답을 드리겠습니다  &..

    계층 설계에서 칩의 상위 모듈 중에 A라는 모듈이 A > B > C를 포..

  IDEC 선혜승입니다     eco 를 하게 되면  하위  모..

 제 질문이 모호했나봅니다. 아래 말씀 해주신대로 지금까지 design 했었기 때..

  IDEC 선혜승입니다     네 말씀하신 것이 맞습니다  ..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : SCL, DC EDA Tool 버전(SCL/LCU/M..

  IDEC 선혜승입니다    근본적으로, MAC 주소를 임의로 변경하면 안 ..

답변 감사드립니다.   기존 질의 응답들을 검색해보니  Licese 파일이 여러..

  IDEC 선혜승입니다     네 말씀하신 내용대로 안내가 되고 있..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) :virtuoso EDA Tool 버전(SCL/LCU/M..

안녕하세요. IDEC 연구원 조인신입니다.   virtuoso 에서 hspice 용 n..

안녕하세요. 충북대학교에서 학부 연구생으로 랩실에서 연구를 진행하고 있는 정대한입니..

정대한님 안녕하세요? IDEC 이경옥입니다.   해당 내용은 Synopsys사 측으로 문의..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : cadence virtuoso EDA Tool 버전(..

안녕하세요. IDEC 연구원 조인신입니다.   제공 받은 라이선스(1 copy)를 모두 ..

   안녕하세요 최선준 입니다.   현제 저희 실험실에서 누구도 tool ..

프로세스가 정상적으로 종료되지 않아 라이선스를 사용하고 있는 것으로 인식..

   재부팅후 진행했으나 동일한 메세지가 나옵니다. [ms350@iss ~/Desktop]$..

아래 사항에 대해 확인해보시기 바랍니다.   1. 사용하고 있는 서버의 정보(hostn..

ip designer 21.3월 버전이 centos 7.9에선 gcc버전 관련 에러가 발생했었는데 centos 8..

iple of PLL / understand and Applications of PLL 개요 : 키워드 : PLL, DLL, SMD..

iple of A-to-D Conversion 개요 : 키워드 : ADC, A/D 변환기, AD 변환

ips 개요 : 키워드 : op-amp, 연산증폭기, OTA, CCII, 증폭기, 응용회로

iple of D/A Conversion 개요 : 키워드 : D/A

ipolar/CMOS OP-AMP (Operational Amplifier)의 내부 회로를 해석하고 검증할 수 있도록 ..

ips 개요 : ● Op-Amp을 사용한 신호 증폭기의 출현 이유와 전망. ● Op-Amp의 특성(장..

ip 마이콤(8-bit AVR 칩)을 사용한 계측회로 설계 ● 8-bit ADC와 DAC를 사용한 계측 회..

iple of PLL / understand and Applications of PLL 개요 : ● 위상 동기 루프(PLL)란 ..

iple of D/A Conversion 개요 : ● D/A 변환의 원리와 이것이 전자 통신 시스템에 사용..

iple of A-to-D Conversion 개요 : ● A/D 변환의 원리와 이것이 전자 통신 시스템에 ..

ip) ] ● 전자 및 정보통신에 있어서 전자회로의 중요성. ● 전자회로 설계 전문가의 전..

ips between the algorithm and hardware architectues. With the new microsystem techi..

ipeline 구조, digital system에서 발생하는 timming 문제 등이다. Deep submicron 공정..

ip Design for Digital Hearing Aid 개요 : 디지털 및 아날로그 보청기의 기능 원리를 ..

ip)의 설계에 핵심요소인 embedded core와 이의 설계에 필요한 issue 들을 다룬다. 먼저 ..

ip-flop(dynamic & static) ● Clocking system ● Dynamic RAM, Static RAM, Flash mem..

ipelining과 병렬 처리 구조, retiming, folding, unfolding, systolic array 구조 등의 ..

ip Design Contest) 참여를 안내드립니다. 본 메일을 수신하신 팀은 지정공정/희망공정 ..

IC Design Education Center(IDEC)   2026년 정기 연구용 EDA Too..

ipc@kw.ac.kr02-940-5448 경북대 11월 13일(금) [경북대 예선 안내 바로가기] id..

IC Design Education Center(IDEC)   2026년 정기 연구용 EDA Too..